验证文档套餐:systemverilog + UVM (语言+思想+方法学)

redleaf1988 · 发表于 2014-12-2 20:20:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在看uvm,以下的一些文档是我个人看过觉得不错的
希望对同路的朋友有帮助

语言：Systerm verilog for Verification
思想：Writing testbench using systemVerilog
方法学：umv_user_guide_1.1（UVM 1.1 class reference)
a practical guide to adopting UVM
uvm cookbook (还没看，不知道味道）

uvm_users_guide_1.1.pdf (1.7 MB, 下载次数: 544 )

Writing Testbenches using SystemVerilog 3rd (1).pdf (2.02 MB, 下载次数: 198 )

Writing Testbenches using SystemVerilog 3rd.pdf (2.02 MB, 下载次数: 500 )

A_Practical_Guide_to_Adopting_the_Universal_Verification_Methodology(UVM).pdf (3.72 MB, 下载次数: 664 )

uvm.cookbook18.pdf (9.18 MB, 下载次数: 828 )

UVM_1.1_Class_Reference_Final_06062011.pdf (3.81 MB, 下载次数: 482 )

Writing Testbenches using SystemVerilog 3rd (1).pdf (2.02 MB, 下载次数: 127 )

Writing Testbenches using SystemVerilog 3rd.pdf (2.02 MB, 下载次数: 287 )