bandgap简并点疑惑

海绵 · 发表于 2021-4-25 18:30:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

关于bandgap简并点有一些疑问：
Q1：简并点定义是 电流为0 的电压偏置点吗？还是说任意一个环路稳定的点？（拉扎维引入简并点概念是通过电流为0的例子）

我按照论坛中的简并点仿真方式：“断开BG环路，断环处扫描DC，并检测输出端的DC，二者交点即为简并点” 进行简并点仿真，电路图如下（VDD恒定1.8V）：

得到了如下曲线，交点是1.129V。想请问下，这种仿真方式对吗？这个电压点意味着环路稳定时节点电压就是1.129吗？
如果有多个交点，是否意味着在这些电压下电路都会稳定在错误的偏置点上？

Q2：论坛中有些帖子提到了 ”多简并点BG“  ，那么电路如果工作在这些简并点下，会是什么效果？

我们在BG中引入启动电路，目的是为了消除电路中的0电流偏置点（也就是不让PMOS的电压为VDD），  还是说消除所有偏置电压不对的点？

下面这个电路图中，启动电路是为了消除  任何一个使得A点电压不是1.129V的稳态吗（假设不止1.129V一个交点）。

谢谢！

gubels · 发表于 2021-4-25 18:50:57

Run DC simulation and find the gate vltg and current.

david_reg · 发表于 2021-4-27 09:07:51

本帖最后由 david_reg 于 2021-4-27 09:11 编辑

就我的理解, 一般来所一个电路有可能存在一个以上满足KCL/KVL电路方程的解(工作点), 比如例子中通过断开环路扫描的交点就是其中的一个解.
这些解中有的是稳定解, 有的可能是非稳定解. 其区别在于, 如果电路目前工作在稳定解, 当出现扰动时(比如实际电路中的噪声), 电路会自动回到稳定解; 而如果电路目前处于非稳定解, 则当任何扰动出现时, 电路会偏离这个解过渡到另一个稳定解(比如带正反馈的latch电路的亚稳态工作点). 对于不稳定的解, 只在理想情况下存在, 由于实际电路总是有噪声扰动, 固电路实际不停留在这个工作点上;
而如果一个BG电路存在两个以上的稳定解, 或者把这些稳定解称为简并工作点的话, 其中只有一个是目标工作点, 则需要增加启动电路使其它简并工作点变成非解(即它不再是满足带启动电路后的KVL/KCL电路方程的解)或者变成非稳定解(只在理想无噪声时存在).

mycelldevice · 发表于 2021-4-27 11:27:54

So please add more startup devices for initial operation point. Normally, 2 for built up a positive loop startup is enough!!!!

海绵 · 发表于 2021-4-27 13:59:27

david_reg 发表于 2021-4-27 09:07
就我的理解, 一般来所一个电路有可能存在一个以上满足KCL/KVL电路方程的解(工作点), 比如例子中通过断开环 ...

谢谢！解释很清楚了！

海绵 · 发表于 2021-4-27 14:00:38

mycelldevice 发表于 2021-4-27 11:27
So please add more startup devices for initial operation point. Normally, 2 for built up a positive ...

thanks a lot！

knightrideric01 · 发表于 2021-4-27 15:02:18

同意5楼的，
1.稳定解，当偏置电压大于需要的目标电压，运放会输出拉低它，反之亦然。
就是个负反馈过程，相位裕度够了就被牢牢钳制在那。
2.多个稳定解，需要启动电路避开不要的解。一般0是一个，另外是需要的。
多个解的话就更麻烦点。

flfl53 · 发表于 2021-11-11 16:28:52

请问一下为什么这么仿真，交点就是简并点？

xgreatful · 发表于 2022-4-19 17:24:33

学习了

oneofmany · 发表于 2022-7-6 16:03:18

有一个问题，环路断开了opamp不再处于深度负反馈状态，此时的电路状态根本不是正常电路的工作状态，那么由此测得的简并点能代表什么呢？

[求助] bandgap简并点疑惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

点评

站长推荐 /2