SAR ADC中使能端口在比较器模块中的使用

weishutao · 发表于 2021-4-10 17:18:12

您需要登录才可以下载或查看，没有账号？注册

x

最近1一直在看一个SAR ADC的硕士论文，其比较器使用的是高速比较器，预放大电路+Latch结构，下图为预放大电路的三级结构，使能端口ENA的接法已经在图中标出

二图是ADC的工作的系统时序

我想问一下，ADC在刚开始工作时，使能端口ADC_ENA使能，第一级预放大电路的输入管的源端断开，整个ADC工作过程源端电压都是VDD？

frj8848 · 发表于 2021-4-10 20:55:10

有相关论文么？vb1+vb2是优化dynamic offset的么？

weishutao · 发表于 2021-4-10 22:01:32

frj8848 发表于 2021-4-10 20:55
有相关论文么？vb1+vb2是优化dynamic offset的么？

就是偏置电压

frj8848 · 发表于 2021-4-11 11:51:17

weishutao 发表于 2021-4-10 22:01
就是偏置电压

哦哦，没注意，第一级是存offset用的

[求助] SAR ADC中使能端口在比较器模块中的使用