请问这几层 layer 怎么解读？SMIC18 工艺

wenfangsibao · 发表于 2021-4-7 15:38:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求教各位大牛， Device Layer Operation 里怎么解读，里面有些option和顺序是什么意思？
比如N18, NGATE容易理解，就是N型Poly; DG 是什么， MVN 是什么， PSUB就是P型衬底了。
然后Native NMOS 和 Medium NMOS 分别是什么意思？

hypo029 · 发表于 2021-4-7 20:59:23

不懂，前来学习

CWBBest · 发表于 2021-4-7 21:42:54

完整的design rule里面都应该会写明的，楼主可以找找看。

pretty_hh · 发表于 2021-4-8 07:26:25

每个工艺的pdk命名规则是不一样的，你可以去看看对应的designrule和masktooling。

qiaqianvwu · 发表于 2021-4-8 08:50:43

n18/p18 和 n33/p33 从layer看差别就是DG层，盖了这个gateoxide厚一些，耐压高，native 管只有NMOS,相当于做在原始衬底的psub上，区别于其他长了p epi(PW)的NMOS，medium mos 多了MVN,MVP,应该是用来调整Vt的implant layer

Asura1115 · 发表于 2021-4-9 10:20:53

我猜你用的应该是SMIC的工艺吧，他们家把厚栅叫做DG(Dual Gate)，有这一层基本上都是高压管子
至于Medium NMOS应该是中阈值电压的NMOS，Native NMOS是零阈值电压的NMOS，MVN、MVP应该是用来调节阈值电压的注入层

YuSHL · 发表于 2021-9-30 11:04:36

Asura1115 发表于 2021-4-9 10:20
我猜你用的应该是SMIC的工艺吧，他们家把厚栅叫做DG(Dual Gate)，有这一层基本上都是高压管子
至于Medium N ...

那为啥5V的管子也有DG层呀？

MOUSES · 发表于 2021-10-9 17:49:22

yucl 发表于 2021-9-30 11:04
那为啥5V的管子也有DG层呀？

不同工艺，5V的是350n的吧

shujiandu · 发表于 2022-12-8 16:40:06

所以DG是一个识别层吗

xuhaofeng · 发表于 2022-12-8 17:54:24

shujiandu 发表于 2022-12-8 16:40
所以DG是一个识别层吗

double gate 吧

[讨论] 请问这几层 layer 怎么解读？SMIC18 工艺

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1