SAR ADC的电容阵列将高位电容分裂的作用

emo6677 · 发表于 2021-4-6 16:50:59

您需要登录才可以下载或查看，没有账号？注册

x

如题所示，小弟想请教一下各位大佬。
我看到有的设计中把高位大电容分裂成两部分，比如一个三位DAC的电容是4，2，1，1；分成3，2，1，1，1的四位DA，后面再译码。
这样的作法和我理解的冗余不太一样，还想请各位大佬介绍一下这个方法的优劣势。
如果有参考文献分享就更好了。

frj8848 · 发表于 2021-4-6 17:15:02

参考CC.Liu在ISSCC的论文

frj8848 · 发表于 2021-4-6 17:17:24

记得是a 320M sar adc for 802.11ac application in 20nm

emo6677 · 发表于 2021-4-7 09:29:55

frj8848 发表于 2021-4-6 17:17
记得是a 320M sar adc for 802.11ac application in 20nm

多谢，我去研读一下这篇论文。再请教一下在实际应用中这种非二进制权重但总数保持一致的冗余算法，和在原来电容阵列上，加入二进制bit的方法那种实现起来更简单，那种更实用呢？

frj8848 · 发表于 2021-4-7 14:20:04

emo6677 发表于 2021-4-7 09:29
多谢，我去研读一下这篇论文。再请教一下在实际应用中这种非二进制权重但总数保持一致的冗余算法，和在原 ...

这种的后面转换回10bit的时候只需要加法器就行了

auch0311 · 发表于 2023-8-12 14:13:26

谢谢

[求助] SAR ADC的电容阵列将高位电容分裂的作用