上海深圳无锡等招聘后端工程师后端专家

linxi1123

专注IC的猎头  微信：361261541   电话：18572832696

手上有数十家IC设计公司的职位,包括架构、数字设计、验证、数字综合/实现、DFT、后端、模拟设计、软件等等，地点包括一二线城市。


职位没有一一发布在招聘平台，欢迎问询。

----------------------分割线-------------------
以下主要是上海的后端职位

第三 第六  第八  第九  第十  有部分深圳、无锡、杭州、成都 、西安等城市的职位


------------------------分割线--------------------------



一、上海
GPU明星创业公司，目前200多人 已经融资47亿，正在扩充后端团队（数十人的后端团队）

工作职责
1.负责开发实现逻辑设计到物理实现的流程，包括SYN、PR和STA；
2.负责后端外包公司的对接；
3.协同前端设计部门优化设计性能和功耗；
4.参与EDA工具和流程方面的研究。

工作要求
1.对数字设计的主流工艺节点非常熟悉；
2.精通DC、ICC2、Genus、Innovus、formality、PT、PTPX等EDA工具；
3.熟悉Mentor Tessent、 Cadence Modus、Synopsys Testmax等DFT工具；
4.精通Makefile、Perl、shell和python；
5.熟悉ECO流程和低功耗流程；
6.熟悉perforce的使用技巧；
7.熟悉Linux环境；
8.英语流利，沟通无障碍；

后端工程师
工作职责
1.负责开发数字后端流程，包括floorplan、place、CTS和route；
2.跟前端部门合作，优化timing、area、power并完成timing分析；
3.优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS)；
4.负责芯片尺寸优化，power的IR drop分析；
5.使用Prime Timing完成静态时序分析，包括setup和hold；
6.使用formatily完成静态验证。

工作要求
1.具有2-10 年后端大规模芯片流片经验；
2.熟悉csh、tcsh、Makefile、TCL、perl和python等语言；
3.熟练掌握Synopsys/Cadence后端工具和流程 (ICC2/ Astro / Innovous/Calibre)；
4.具有前端设计和验证经验者优先；
5.具有DFX经验和知识者优先。





二、布局较广  自有fab长   薪水有竞争力  加班不多的IC公司（IC研发30人内）
后端实现工程师（2 人）上海
岗位职责：
1.Work with FE team to understand chip architecture and drive physical aspects early in design cycle.
2.Automate, Construct, Guide, Modify, Enhance Timing tools and
flows.
3.Top/Block level floorplan, partition, floorplan, P&R, timing, power and physical sign off.
4.Improve PPA (power performance area) on specific process.

岗位要求：
1.2-5 years of physical design experience, with recent successful tapeouts in deep sub-micron technology with BS or MS in Electrical Engineering or Computer Science.
Expert in top /block level P&R implementation, including floorplan, clock &power distribution, timing closure, physical & electrical verification.
3.Experienced in industry standard tools (like DC, Genus, Innovus, ICC2, PT, STARRC, Redhawk, Calibre, VCLP), understand their capabilities and underlying algorithms.
4.Strong communication skills.
5.Excellent scripts skills, like tcl/perl/python/Makefile.
Experience with Synthesis and DFT is a plus.
三、19年成立   基站芯片   目前已经盈利  团队约100人以内  扩张中
数字 IC 后端设计工程师    上海 西安 南京
招聘要求:
1、完成数字后端 block/top 级 netlist2gds 物理设计工作（包括 floorplan、powerplan、
placement、cts、routing 等）
2、负责模块/芯片级 pv 验证，pa 分析，时序收敛；
3、协助优化完善数字后端设计流程；
4、电子通信类相关专业，本科以上学历；2 年以上相关设计经验；
5、精通以下领域的一项或多项（ pr 物理实现，pv 物理验证，功耗分析，时序优化）；
6、熟悉 Unix/linux 操作系统，具备一定的 perl/tcl/shell 脚本编程能力；

四、自动驾驶领域龙头       上海
Responsibilities：
1. Responsible for the design physical implementation from netlist to GDS tape out including:
2. ChipBlock floorplan;
3. CTS Power plan Placement Routing SPF extraction;
4. DRCLVS and GDS tape out.
Requirements:
1. 2-5 years of experience and minimum of BS in EE or equivalent; MS a plus. Experienced in one of the major PR (Place Route) tool suites (Cadence Synopsys);
2. Background in timing closure and signoff (PrimeTime experience);
3. Scripting expertise (Perl Tcl or Python) a strong plus;
4. Actual chip tapeout experience on a recent technology node (40nm or below) a strong plus.

五、上市公司旗下子公司  汽车电子芯片   公司稳定    有上市机会
后端设计工程师   上海
岗位职责：
1.熟悉设计实现流程(RTL to GDS) , 熟悉布局布线以及物理验证；
2.专注于物理实现部分，包括floorplan、IO planning、power planning、placement、CTS、routing、timing fix等；
3.具有建立规范的实现流程的能力；
4.熟练掌握芯片物理版图修改和验证，包括ERC DRC LVS DFM等；
5.熟悉芯片级电源功耗分析和完整性分析，包括IR-drop和EM等；
6.根据项目特点优化有流程，减少面积/功耗；
7.具有一定的SDC timing STA调试和解析能力；
8.附加IO ESD SSO检查，RDL routing等能力；
?
任职要求：
1.3年以上数字后端设计直接经验，熟悉linux环境，熟练编写perl、csh、bash、tcl等脚本；
2.熟悉后端完整开发流程；
3.有成功流片经验优先；
4.具有较强的学习能力、分析能力、沟通能力和团队合作精神；
5.较好的英语阅读，和文档写作能力；
6.本科及以上学历，微电子、电子工程、电子信息工程或相关

六、EDA后端软件公司  地点上海  杭州
后端实现工程师（初级，本科以上，2-5年）
职责描述：
1.参与从RTL到GDSII的数字物理设计及全流程，包括Floorplan、PnR、CTS、Route、STA、SI、DFM等;
2.参与完成项目的时序收敛及低功耗和形式验证工作;
3.实施后端验证和签核工作，包括Physical Verification、Power、EM/IR-Drop分析、DRC/LVS等;
4.参与分析测试公司研发软件，撰写相关文档、测试报告，跟踪反馈bug;
5..与团队合作，负责参数提取、时序分析、功耗仿真，设计质量和进度控制。
任职要求：
1.微电子学/电子工程/计算机等相关专业本科及以上学历；
2.会使用ICC/ICC2/Innovus其中一种后端设计工具；熟悉tcl或perl
3. 熟悉数字后端的各个步骤，从P&R到最后的signoff；
4.理解STA timing，了解timing closure的方法；
5..具有一颗以上量产芯片经验。

数字后端设计工程师（高级，本科以上，5年以上）
职责描述：
1. 参与先进工艺EDA signoff软件研发和产品交付。
2. 制定产品输入输出文件格式。
3. 通过物理设计、仿真、建模等对关键指标（寄生参数、时序、功耗、电压降、电迁移、噪声等）进行比较和分析，给出统计结果、结论、实现方案。
4. 依据公司EDA产品开发要求，参与制定产品规格，研发方向和技术方案。
5. 完善公司EDA产品在IC设计流程中的部署，验证方法，对内对外技术支持。
6. 根据市场和客户需求提炼和转换合适的产品需求。

任职要求：
1. 微电子、电子工程等相关专业等相关专业硕士以上学历，三年以上工作经验。
2. 对先进工艺下IC设计signoff tool开发有浓厚兴趣，对芯片设计流程和EDA工具有深入理解。
3. 掌握主流文件标准如verilog/lef/def/spef/dspf/gdsii/sdc/lib/vcd/saif/fsdb及各种techfile、runset等。
4. 具有丰富的28nm及以下工艺有低功耗和顶层物理设计经验优先。
6. 熟悉IR分析/模拟电路设计/数字前端/数字后端。

七、ISP上市公司   上海
岗位职责：
1. 负责SoC芯片的物理实现流程开发；
2. 完成芯片顶层从门级网标到GDS的实现，包括布图规划、 布局布线、时序分析、功耗分析、物理验证等；
3. 指导模块级设计工程师解决物理设计方面的问题；
任职要求：
1. 6年以上物理设计实践经验，学士以上学历、硕士尤佳；
2. 精通从门级网表到GDS的芯片设计流程；
3. 熟悉主流EDA厂家的PR/PV/signoff工具；
4. 熟练掌握Shell/TCL/Perl/Python或其它类似的脚本语言编程和建立自动化设计流程；
5. 具有成功量产芯片的设计经验；
6. 具有28nm或者40nm设计经验者优先；

八、大厂  地点可以在  成都
后端集成实现专家-上海

岗位描述
1: 顶层及block的CRG 设计及harden，DFT merge.
2: Memory compiler维护，memory instance 产生，使用和集成。
3: IP的配置, 尤其是cpu, CMN, PCIE, DDR等复杂模块的时钟，reset, 接口及memory 配置。
4: synthesis flow的优化及维护，普通模块的netlist 交付。
5: Formal flow 维护，formal检查。
6: 提供并维护正确的SDC。
7: 对芯片profile点负责，Timing methodology, 顶层和模块的Prime Time flow，timing signoff.
8: 基于PTPX的功耗仿真，支持emulation的功耗仿真
9: 低功耗设计, UPF code, MVRC check.
10: 对于arm CPU，一致性总线，SOC，DDR及PCIE理解深入者优先。
岗位要求
1: 在synthesis, formal, prime time, CRG 设计, UPF等领域5年以上经验。
2: 熟悉PR流程，有hierarchical STA的经验，多次成功投片经验。
3: 良好的script能力。
4: 对SOC有较深的理解，尤其是对CPU, 一致性互联, DDR & PCIE有较深的理解。


后端设计高级/资深专家（Top Level）-上海

岗位描述
This is a highly visible role. As part of the physical design team, you will be utilizing your skills responsible for implementing high performance SoC from netlist to tapeout. Your responsibilities include, but not limited to:
- Co-work with frontend team to optimize SoC architecture in early phase of the project
- Define & optimize SoC physical architecture
- Define and drive physical implementation methodology, be the "go-to" person for physical design guidelines, best practices, etc
- Resolve design and flow issues by plan/prevent, identify solution and drive execution
- Plan and optimize dependency across different functions such as Top & block physical design, STA, Power, EMIR, PV, etc
- Plan, drive as well as execute certain physical design work such as floorplan, timing budgeting, PnR, etc
岗位要求
BS/MS(or higher) of EE, 9+ years of experience in phsyical design
- Hands on experience in physical design and integration of very large/high performance SoC design
- Very familiar with all aspects of Soc physical integration including floorplan, clock/reset and power distribution, global signal planning, I/O planning, and hard IP integration
- Very familiar with hierarchical design approach, budgeting, timing and physical convergence
- Experienced in physical design for SoC with multi-voltage&clock domains, ESD strategies, Analog/mixed-signal hard IP integration, package interactions
- Experienced with floorplanning tool, P&R flow, timing/power/PV flows
- Experienced with state-of-the-art of process node, good understanding of DFY, DFM, multi-VT strategy, thermal management, etc

九、北京  国企   不加班
SOC高级后端工程师
需求人数：2人
主要工作内容与职责：负责芯片从Netlist到GDS输出的后端设计工作,工作经验八年以上（含八年）
1.Floor plan，IO plan，power plan
2.P&R?流程，Place，时钟树生成，布线，时序分析与修正。功耗分析，信号完整性分析。GDS输出与验证，DFM分析，寄生参数提取。

任职要求：
1.熟悉布局布线、物理验证、静态时序分析、功耗分析，DFM分析，寄生参数提取等物理设计流程。
2.具备如下一至多项专业技能者优先：?
a)?具有高速/低功耗电路后端设计经验；?
b)?具有40nm及以下工艺流片经验；?
c)?熟悉逻辑综合、DFT、STA等asic流程实现方法；
3.熟练使用UNIX/LINUX操作系统，具备较好的TCL/Shell脚本编程能力。
4.良好的团队精神，为人正直，工作态度端正，责任心强。
5.熟悉IC CompilerII/Innovus/Calibre等物理设计工具的使用。
6. 硕士（含）以上学历。



十、约200人左右的IC设计公司     企业级IO扩展芯片、高速交换芯片       无锡  深圳
数字后端设计工程师 - 无锡
岗位职责：
完成芯片的物理设计，包括：
1．Synthesis;
2．Floorplanning;
3．place&route,
4． timing signoff；
5．physical verification；
6．Low Power

任职资格：
1. 本科以上学历，微电子、电子、计算机等相关专业，工作经验5年以上；
2. 了解纳米cmos工艺；
3. 良好的沟通能力；
4. 了解主流后端工具；
5. 具有一定的编程能力，熟悉tcl 、python、shell等。


高级后端工程师-深圳
职位描述：
1、参与整个后端设计的流程，包括Floorplan、placement、CTS、Routing、PhysicalVerification；
2、负责后端外包服务的过程兼管和配合牵引；
3、与前端工程师协作完成Block级别和全芯片级别的时序收敛；
4、开发和优化前端到后端的物理设计流程；
5、IO Ring设计、Flipchipbump设计；

任职要求：
1、对于时序分析和约束、功耗分析、物理验证，电源完整性有较深入的理解；
2、熟悉后端设计流程；
3、熟悉先进工艺、T12nm优先；
4、有高速serdes、crossbar的后端实现经验优先；
5、优秀的脚本编写能力；



--