如何优化LDO的线性调整率？

typhoon222 · 发表于 2021-4-1 11:16:55

如何优化LDO的线性调整率呢？
微信截图_20210401110806.png

luoyan501 · 发表于 2021-4-1 11:16:56

你这个应该是环路增益太小了吧

demonhunter · 发表于 2021-4-2 11:11:39

ea架构影响很大。单纯调增益会影响环路稳定性。举个例子ea做的带隙基准，如果ea输出是源极跟随器结构，线性调整率和瞬态响应明显会好很多。

aircraft · 发表于 2021-4-4 11:40:52

这哪是优化，明显环路都没正常工作

zt_ic222 · 发表于 2021-4-7 13:49:11

demonhunter 发表于 2021-4-2 11:11
ea架构影响很大。单纯调增益会影响环路稳定性。举个例子ea做的带隙基准，如果ea输出是源极跟随器结构，线性 ...

啥叫ea架构，大佬可以甩几篇paper给看看吗

peterlin2010 · 发表于 2021-4-7 21:40:26

LDO = VBG =>  opa/EA => loop
先看你VBG  电压拉高下VBG 有没稳,  有些MOS 有 I_sub
高压会漏..

如排除 Vref 再找下一格 OPA

前面说EA = error_Amp ,就是LDO 後那个OPA buffer, LDO  会LOOP 放大误差
让LDO 稳住.
  如果电压拉高有问题, 就OPA 那边出错了

夜冷了 · 发表于 2021-4-7 22:46:54

首先，线性调整率是指，在一定负载条件下，输出电压对电源电压的抑制作用；
这个应该是和EA 的增益有关，类似于PSR 在低频情形的表现；
看你这个波形，应该是EA 没设计好，建议梳理一下EA的设计要求，各个部分都进行约束才可以做好一个模块，要过PVT的，还有load，PSR，负载切换，稳定性，MC，noise 等等指标。