请问下为什么模拟设计验证不分家呢？

462126897

anpengfei 发表于 2021-3-10 11:32
个人理解，模拟电路仿真就是加些电流源电压源和用工具中模型，且性能指标和仿真结果都直观明了，不需要再搞 ...

我觉得您的解释让我找不到杠的点，谢谢

fhy420462303

462126897 发表于 2021-3-11 02:51
是，ip化这没问题，具体性能指标就那么几个也没毛病

但ip也需要各种控制信号，低功耗设，片选等，一箩筐 ...

控制信号 一般都是数字给的，这个应该需要数字验证的。
IP 低功耗这个应该是性能指标哦！
对于数字验证来说，最好的办法就是建立让模拟建立behavior model，然后进行仿真！
对于模拟来说，当然是带着数字的rtl code 做数模混合仿真！

kk2009

462126897 发表于 2021-3-11 02:46
你说的没毛病，敢问阁下是做什么方向呢？对模拟设计和验证了解如何

我发现模拟一个大中项目pin也几千个 ...

我是做芯片架构的。
模拟电路这边的配置其实都相对很独立，比如电流，电压的trim，（大部分性能相关的基本上都是体现在这上面）所以对于随机验证，需求不是很大，但是基本上要保证所有的配置要能被touch到（主要是会有连错，或者极性的问题）。最主要的是模拟的激励相对简单，无非是电流或者电压。

当然模拟的规模也是一个比较大影响因素，比如复杂的RF，很多公司也是开始从算法开始，然后写verilogA的model，然后先在verilogA的model跑性能，功耗等。然后再分模块画schematic，完成一个模块后，替换该模块的verilogA model，再用veriloga+schematic的方式验证。一步一步完成整个RF的设计。同时还有数字验证的工程师基于对应的Verilog A的model，改成wreal的model，在数字端用DMS的方式进行full chip仿真，可以同时仿真RF部分的大部分性能和大部分的功能。

所以如果公司验证团队足够强大的话，可以讲所有的模拟模块由verilog A改成wreal model。进行部分功能以及性能的仿真。

462126897

kk2009 发表于 2021-3-12 02:07
我是做芯片架构的。
模拟电路这边的配置其实都相对很独立，比如电流，电压的trim，（大部分性能相关的基 ...

哇，首先膜拜一波大佬！！！

感谢大佬长文回复，小白收益匪浅，十分感谢！我是个小白，刚学了些皮毛，甚至还没有做这份工作，所以问的问题难免幼稚或偏颇，请直言哈~

另外想问的是，

1.配置相对独立是指什么，是说大部分寄存器线基本定死的吗？除非涉及测试会改动之后，如果量产了甚至就不会动了是吗？（也就是说模拟仅仅验证这样的情形，虽然有不同的corner去cover，对应数字验证策略的直接测试）（之所以说是寄存器是因为它们通常连同模拟测内部小IP，比如bandgap的使能信号，1则工作，则可输出电压电流等类似）

2.如果不是上述1中理解那样，1中的情形是否普遍存在呢？如果存在，它们为什么不是特别依赖随机化测试策略（对应数字IC验证策略的带约束的随机化验证）呢？难道不怕在某些翻转跳变中fail吗？

3.对于您最后一段，什么什么足够什么的句式显然太过理想。您接触过的团队里面，实际是怎样运作的呢？那么理想化的操作有多普遍吗？

多有叨扰，见谅

kk2009

462126897 发表于 2021-3-14 02:07
哇，首先膜拜一波大佬！！！

感谢大佬长文回复，小白收益匪浅，十分感谢！我是个小白，刚学了些皮毛，甚 ...

我说的相对独立就是配置之间很少有依赖关系，不需要太考虑组合的情况。
至于你说的bandgap 设置位1，enable，设为0，disable，这个是基本的功能验证，不需要加入随机。
其实主要是因为模拟IP绝大部分的功能基本上是定义好的，不会有太多功能上的option。数字电路，一个模块可能需要支持非常多的功能，而且还跟上下游的模块相关，这个时候加入随机验证，能提高覆盖率。
现在verilog A 给模拟用，wreal model给数字用，已经是一个趋势了。

462126897

kk2009 发表于 2021-3-14 12:39
我说的相对独立就是配置之间很少有依赖关系，不需要太考虑组合的情况。
至于你说的bandgap 设置位1，enab ...

好的好的，明白了，十分感谢哈！

模拟IP功能简单，直接测试即可，无需随机化；
数字功能复杂多样，直接测+随机化提高覆盖率。