设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 多时钟周期设定问题
返回列表 发新帖
查看: 1280|回复: 3

[求助] 多时钟周期设定问题

[复制链接]
xbllzf
发表于 2021-2-20 12:30:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我正在做一个电路，需要用多时钟周期读出存储器中的值，我打算在dc里面设定多时钟周期路径。指令如下：

set_multicycle_path 4 -from [get_pins XXX] -to [get_pins XXX]


问题是，我应该用什么指令找到XXX（我的目标路径）
回复

举报

fhy420462303
发表于 2021-2-20 13:44:12 | 显示全部楼层
你自己不知道这个PIN吗？？？？ 还有你也可以用get_cells get_cloks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tinybluebottle
发表于 2021-2-21 10:28:05 | 显示全部楼层
我一般用verdi，找到位置复制路径
回复 支持 反对

举报

nuaa_zdh_yzy
发表于 2021-2-22 08:56:38 | 显示全部楼层
综合网表的命名规则一般是寄存器名_reg，比如你rtl里寄存器名是clk1，那网表中这个寄存器的输出pin就是clk1_reg/Q，另外在这个pin脚前加上模块名称就行了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 16:51 , Processed in 0.019247 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表