在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 迅哥

[讨论] PVT仿真时怎么减少电容电阻的工艺偏差

[复制链接]
 楼主| 发表于 2021-2-20 14:10:24 | 显示全部楼层


TCted 发表于 2021-2-20 09:28
你可以把R、C都做成可以trim的,不同PVT下去调码字。也可以考虑用switch capacitor结构的LPF,这样带宽取决 ...


请问trim技术如何实现,有资料可以借鉴吗
发表于 2021-2-20 14:10:55 | 显示全部楼层


迅哥 发表于 2021-2-20 14:08
请问trim也可以实现调控电容值吗


为什么不可以呢,可以用switch呀
发表于 2021-2-20 14:52:17 | 显示全部楼层


迅哥 发表于 2021-2-20 14:10
请问trim技术如何实现,有资料可以借鉴吗


就简单的用多路电阻或电容并联啊,每一路串联一个开关
 楼主| 发表于 2021-2-22 16:29:12 | 显示全部楼层


TCted 发表于 2021-2-20 14:52
就简单的用多路电阻或电容并联啊,每一路串联一个开关


还是不太懂,如果我采用多路电容并联,每个电容上串联一个开关,要怎么才能在不同工艺偏差下打开合适的开关呢?
发表于 2024-5-31 10:40:33 | 显示全部楼层


迅哥 发表于 2021-2-22 16:29
还是不太懂,如果我采用多路电容并联,每个电容上串联一个开关,要怎么才能在不同工艺偏差下打开合适的开 ...


做一个简单的ADC,采样电容和电阻的电压关系, 然后输出码值自动控制电容或者电阻的trim。
发表于 2024-6-15 21:40:34 | 显示全部楼层
對於製程變異無法克服,只能選用最差的狀況設計
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 15:06 , Processed in 0.017421 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表