formality matching rule 求助

金角大王G · 发表于 2021-2-3 15:36:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这边遇到这么一个问题：
我DC UPF synthesis的时候引进4个iso_en的port与4个psh_en的port；
formality的时候我把4个psh_en的port设为0，iso_en的设为1去match；
但是结果报了我4个iso_en的port未match；

因为是dc_synthesis引进的port，所以reference design肯定是没有这个port的，为什么我设置了constant还会报？
请问有什么解法么？

感谢感谢~~~

phoenixson · 发表于 2021-2-3 16:22:20

如果iso_en不是reg或者 cutpoint或者BB point，可以不用verify，直接设置set_constant就好

金角大王G · 发表于 2021-2-3 17:41:20

phoenixson 发表于 2021-2-3 16:22
如果iso_en不是reg或者 cutpoint或者BB point，可以不用verify，直接设置set_constant就好 ...

你好，我是设置了这个iso_en port为constant的：set_constant -type port i:/WORK/<my_top_module_name>/iso_en_01 1
但是report_unmatched_points 时会报这个port;
Impl Port i:/WORK/<my_top_module_name>/iso_en_01
这就很奇怪啊~~

phoenixson · 发表于 2021-2-3 19:38:50

unmatched point，并不是failing point，要知道这个概念

金角大王G · 发表于 2021-2-4 09:28:22

phoenixson 发表于 2021-2-3 19:38
unmatched point，并不是failing point，要知道这个概念

恩恩，是的，报的就是unmatched point，但是理论上设置set_constraint应该能过啊；我对那几个psh_en的设置的就没报；

然后我try了下，直接set_dont_match_point {i:/work/<my_top_module>/iso_en*}
且我对照log，也看到相应的setting设进去了，但是report还是说这几个port unmatched。。。。

请问有什么建议么？？？感谢感谢~~~~