小白求助片外大电容的LDO补偿问题

xuwenwei

最近做片外大电容的LDO，应用于高电压域，且精度要求不高，对面积、功耗、响应有点要求，因此有一个疑惑由于片外大电容，主极点放在外面，通常用电容的ESR电阻补偿，那么如果ESR电阻不够如何补偿？
     A：人为加电阻，这样输出会有过冲的问题，这种方法现在在用；
     B：将次级点外推，增加第二级放大支路电流，没仿真尝试过，但是一般不太会这么做，功耗增加比较多；  加buffer结构，我仿真过论文里的架构，发现次级点外推了，但PM不能达到60，加了补偿的电容Cc后才能实现PM超过60，但是一般Cc都要有10pF，这样是将主极点放在内部了，10pF对高压应用来说，mos面积有点大；
    C: 伪ESR补偿结构，我也尝试过，好像增加的零点不能到很低的频率，因此没办法补偿，除非与buffer结构一起才能补偿，但是瞬态效果并不好，这种伪ESR补偿电路有人实际产品用过吗？
    D：其他动态的零极点补偿一般架构都比较复杂，我没尝试，个人，
    是不是对于这种外部大电容的LDO架构，现在有没有简单的补偿方法即不靠ESR，不增加太多的功耗，补偿电容也在1pF左右的量级？ 这个只是我的疑惑，也许并不存在这么完美的电路架构，需要trade off。

龙9527

  主极点就在LDO的输出，这种结构的稳定性问题主要靠较大的输出电容将主极点往里推吧。
  次极点由内部第一级输出点的RC决定，或许可以通过加源跟随器的方式降低次极点小信号阻抗，来提高稳定性
  实际应用中需要考虑Package和PCB的寄生电阻，寄生电感，外加电容的ESR和ESL，这些寄生参数有可能出现
  Gain多次过0dB的现象，你可以仿仿试试。
  一点浅见。。

camelotking

Usually POL use LDO with external caps. That's because the LSFET driver using the supply from LDO. LSFET ususally is way big than HSFET, which means Cgg of LSFET is hudge. when LSFET is turned on, You need to use the external cap to hold enough voltage. It's kind of like charge sharing between external cap to internal cap.

TI has some parts use "capless" LDO. However, if the load current is over 8A, the external cap is needed due to big FET.

It's very common to use external cap to compensate the LDO, which means the dominant pole at outside. Because dominant pole is at outside, we don't put cap to compensate the internal circuit. Otherwise, these 2 will fight each other. We ususally design a amplifier with low output impedance. how to make it? you can add a resistor in paralle with output of the error amplifier. one end of the resistor is connected to output of error amp and the other end is connected to a fixed voltage? how to decide the fixed voltage? you can use diode connected PMOS with bias proportinal to the load of erroramp.

You can also add cap in parallel with this resistor. By this way, you can have higher DC or low-frequency gain and lower high-frequency gain. This will have better stability.

Since you add a resistor in paralle with output of error amp, the DC gain won't be too high, and stability can be kept

xuwenwei

龙9527 发表于 2021-1-29 17:57
主极点就在LDO的输出，这种结构的稳定性问题主要靠较大的输出电容将主极点往里推吧。
  次极点由内部第一 ...

好的，谢谢。

xuwenwei

camelotking 发表于 2021-1-30 03:22
Usually POL use LDO with external caps. That's because the LSFET driver using the supply from LDO. L ...

Thanks for the reply. i never thought about adding a parallel res , i will try. Thanks for the idea.

andy2000a

片外 cap 如果 esr不够, 取巧方式  输出串ohm 小电阻或是 metal电阻 . 当然会有压降 , 但片内补偿电容可缩小.  

补偿方法即不靠ESR => 你可找 capless 设计或找 capfree .  Capless  是没外部电容,  capfree 则外面电容大小都可以 . 可以找 cap free paper

xuwenwei

andy2000a 发表于 2021-2-1 09:29
片外 cap 如果 esr不够, 取巧方式  输出串ohm 小电阻或是 metal电阻 . 当然会有压降 , 但片内补偿电容可缩 ...

好的，谢谢回复

chenximing

龙9527 发表于 2021-1-29 17:57
主极点就在LDO的输出，这种结构的稳定性问题主要靠较大的输出电容将主极点往里推吧。
  次极点由内部第一 ...

如果寄生参数导致多次过零，就不稳定了。那怎么解决？

龙9527

chenximing 发表于 2021-2-1 19:22
如果寄生参数导致多次过零，就不稳定了。那怎么解决？

既然使用主极点在输出点这种结构，就会存在这样的风险。
解决途径：
1. 根据实际需求，是否选择该结构LDO；我们使用这种LDO主要是输出点有一个大电容，没办法做成次极点。
2. 限制外围package和PCB 的走线，减少ESL等寄生参数。

欢迎指正！

chenximing

龙9527 发表于 2021-2-3 13:13
既然使用主极点在输出点这种结构，就会存在这样的风险。
解决途径：
1. 根据实际需求，是否选择该结构LDO ...

hi,我是用bondingwire的L来仿真。毕竟ESL很小。如果负载不是安培级别，我就的不用考虑ESL。现在我用Lbondingwire=5nH来仿真片外电容LDO，在较大负载情况下，的确有多次过零。但是每个过零点的PM,GM都足够。用瞬态阶跃响应也没发现会震荡。所以，多次过零，就会不稳定？