锁相环锁定时稳态相位误差如何产生？怎么消除或减少？

我的OK哦 · 发表于 2022-4-18 18:33:54

tobethink_calm 发表于 2022-4-14 15:57
是复位时up和dn的电流失配吗

对的

tobethink_calm · 发表于 2022-4-23 19:33:26

我的OK哦发表于 2022-4-18 18:33
对的

Thanks

Wpc666 · 发表于 2023-9-8 13:44:11

想问问电流的失配转化成锁定时的LPF上电压的抖动，这个抖动如何仿真

我的OK哦 · 发表于 2023-9-11 22:51:58

Wpc666 发表于 2023-9-8 13:44
想问问电流的失配转化成锁定时的LPF上电压的抖动，这个抖动如何仿真

如果你只是指LPF电压的抖动，那最后跑PLL整个环路就能看到。

Wpc666 · 发表于 2023-9-13 17:51:23

我的OK哦发表于 2023-9-11 22:51
如果你只是指LPF电压的抖动，那最后跑PLL整个环路就能看到。

不是，PLL跑完之后，想看眼图，不知道怎么仿真

我的OK哦 · 发表于 2023-9-14 10:54:02

Wpc666 发表于 2023-9-13 17:51
不是，PLL跑完之后，想看眼图，不知道怎么仿真

有eye diagram，多跑点周期eye diagram叠一下，不过我觉得对于流片可能参考意义不大

Wpc666 · 发表于 2023-9-14 16:39:39

对，就是准备流片，平时都是从matlab仿的抖动，结果不太真实，比较理想。

肥鸡跳墙 · 发表于 2024-2-28 16:50:35

也就是说UP DN的失配导致最终PLL的锁定误差，这个误差也会导致PLL锁定error？

我的OK哦 · 发表于 2024-3-1 15:02:12

肥鸡跳墙发表于 2024-2-28 16:50
也就是说UP DN的失配导致最终PLL的锁定误差，这个误差也会导致PLL锁定error？

是的，误差小体现是spur，过大就可能unlock了

椰子味的特仑苏 · 发表于 2024-6-28 09:56:14

我的OK哦发表于 2024-3-1 15:02
是的，误差小体现是spur，过大就可能unlock了

请问这个误差大小有数值判定吗？我最近做的PLL refclk和fbkclk之间有60p的相位差，PVT下频率都是锁住的

[求助] 锁相环锁定时稳态相位误差如何产生？怎么消除或减少？