pipeline ADC增益误差

皮皮~ · 发表于 2021-1-9 19:39:23

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬好，我在做pipeline ADC时，遇到这种增益误差，一般都是如何解决的呢？
（上面这个图是输入两个极值时的转换情况，对于pipeline ADC来说，该级的输出应该也是极值，在图中能看出，这个值在慢慢往下掉）

该图是放大器输入1V的AC电压跑出来的图，我的时钟频率为10M Hz。

问问各位大佬增益误差一般的补偿方法，或者校准

老尤皮 · 发表于 2021-1-10 17:00:51

A Pipeline SAR ADC With Second-Order Interstage Gain Error Shaping
可以看看这篇文章一开始的综述部分

皮皮~ · 发表于 2021-1-10 19:17:58

老尤皮发表于 2021-1-10 17:00
A Pipeline SAR ADC With Second-Order Interstage Gain Error Shaping
可以看看这篇文章一开始的综述部分 ...

谢谢大佬，我去看看

[原创] pipeline ADC增益误差