设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于采样保持电路电压下降的问题
12
返回列表 发新帖
楼主: 先生燕Sir

[求助] 关于采样保持电路电压下降的问题

[复制链接]
星航夜雪
发表于 2020-12-24 13:37:58 | 显示全部楼层
时钟馈通的影响
回复 支持 反对

举报

jeffej
发表于 2020-12-24 14:11:17 | 显示全部楼层
cap is too small?
回复 支持 反对

举报

先生燕Sir
 楼主| 发表于 2020-12-24 14:44:25 | 显示全部楼层


hebut_wolf 发表于 2020-12-24 13:34
是不是沟道电荷注入？ 增加C0试试


嗯嗯，我查了资料，是电荷诸如引起的原因，增大c0与减小宽长比都可以降低这个效应，感谢
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-27 16:28 , Processed in 0.016954 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表