我的ADC频谱中的谐波分量来自哪里？

dannyduan

gitarrelieber 发表于 2020-12-23 19:11
看瞬态响应的图，相邻sample的code有粘连现象。一个code会持续好几个sample。你确定VDD是理想的情况下，ADC ...

code 粘连应该是截图的问题，后面我在贴一个zoom in的图。

VDD在理性的情况下，ADC是可以正常工作的，这点可以确认，MC仿真的几个seed 没有出现sfdr很差的情况。加上LDO作为电源以后就会出现问题，后面我可以把LDO输出电压调高以后在看一下，是不是和LDO输出电平高低有关系。

nanke

gitarrelieber 发表于 2020-12-23 18:43
ADC的Reference很重要的，接VDD肯定有点太拖大了。即使LDO很干净，也不能用来做Reference。Reference要直 ...

嗯嗯，是的，reference噪声很关键。不过这个采样率比较低，精度要求不高的话为了简便是可以直接用电源而不是单独做reference buffer。
出问题可能是adc本身的问题。

dannyduan

gitarrelieber 发表于 2020-12-23 22:16
code粘连是很明显SAR算法在某个bit的时候判断错误，导致后续所有bit再也无法恢复到正确的值。这个SAR应该没 ...

ADC加了redundancy，我贴一下放大后的DAC转出来的波形，另外每个code的长度不一样（如你所说的粘连），应该是采样时钟的duty cycle在变化，不过周期是一定的。不过这点提醒了我，也许是和时钟的分频器设计有关，后面我用duty cycle 50%的时钟去run一下。

dannyduan

nanke 发表于 2020-12-24 11:53
嗯嗯，是的，reference噪声很关键。不过这个采样率比较低，精度要求不高的话为了简便是可以直接用电源而 ...

是的，从仿真的结果来看，前级的buffer并没有出现谐波问题，ADC转换完之后才出现谐波问题。

dannyduan

gitarrelieber 发表于 2020-12-23 22:16
code粘连是很明显SAR算法在某个bit的时候判断错误，导致后续所有bit再也无法恢复到正确的值。这个SAR应该没 ...

谢谢大家。

后面查到原因是ADC clock的问题，因为TB激励源加的不对，分频器的reset的信号没有reset好，1.5分频某些MC case 会出现错误。谢谢。
另外，现在频谱图看到接近DC附近的杂散很大，这部分应该来自于ADC buffer这里，请问这里如何改善？

dannyduan

gitarrelieber 发表于 2020-12-22 10:55
code粘连是很明显SAR算法在某个bit的时候判断错误，导致后续所有bit再也无法恢复到正确的值。这个SAR应该没 ...

从你说的code异常，往下找找到了问题所在，感谢提供线索

dannyduan

nanke 发表于 2020-12-24 11:53
嗯嗯，是的，reference噪声很关键。不过这个采样率比较低，精度要求不高的话为了简便是可以直接用电源而 ...

谢谢你的参与，多谢

huanghaoj

dannyduan 发表于 2020-12-28 11:37
谢谢大家。

后面查到原因是ADC clock的问题，因为TB激励源加的不对，分频器的reset的信号没有reset好，1 ...

请问您说分频器输出有误，是怎样的呢？

xdf666

gitarrelieber 发表于 2020-12-22 10:55
code粘连是很明显SAR算法在某个bit的时候判断错误，导致后续所有bit再也无法恢复到正确的值。这个SAR应该没 ...

请问code粘连是什么意思呢？