关于net delay计算的疑问

mythbuster

最近在看Static Timing Analysis for Nanometer Designs 这本书，感觉受益良多。但是书中关于net delay计算有疑问，希望大神能给与解答
在书中131页，介绍了计算net delay时把所有的电容看做对地电容，然后下面这段话很费解
Using the effective capacitance approach, the delay through the driving
cell and through the interconnect are obtained separately. The effective ca-
pacitance approach provides the delay through the driving cell as well as
the equivalent Thevenin source at the output of the cell. The delay through
the interconnect is then computed separately using the Thevenin source.

cell delay可以根据input transition和有效电容利用NLDM模型查表得到。加粗的部分是什么意思，我的理解是可以通过等效的戴维宁源计算出net delay。那还需要文章后面介绍的Elmore模型吗？
如果计算net delay是利用Elmore模型，这里提到的戴维宁源在计算net delay中到底什么作用？

l13787908861

路过学习，很实用，谢谢分享

mythbuster

坐等大神

杂花生树

最近也刚看到，我的理解是这个戴维宁电路的等效是后面能用elmore模型的前提，也就是那3条。同时给出了一个cell的Rd值。另外后面还提到计算通过net后在fanout的input端的transition计算也是用的戴维宁模型，不过没有说具体的计算方法。

mythbuster

杂花生树 发表于 2020-12-21 15:07
最近也刚看到，我的理解是这个戴维宁电路的等效是后面能用elmore模型的前提，也就是那3条。同时给出了一个c ...

cell delay是查表得到的和这个戴维宁没啥关系吧另外net 的RC值在pre阶段是通过wire load model根据不同model来计算的
另外elmore模型的三个条件和戴维宁源也没关系吧，那三个条件只是表明一种RC结构而已

杂花生树

mythbuster 发表于 2020-12-21 15:30
cell delay是查表得到的和这个戴维宁没啥关系吧另外net 的RC值在pre阶段是通过wire load model根据不同mo ...

我是说戴维宁等效电路里面的那个电阻Rd，他是drive cell的输出电阻，后面所有的负载的充放电都会流过他，会被用来计算 net delay。pre阶段无所谓，pre阶段对于多fanout来说，best case和worst case计算出来都是相等的，balanced case下net delay的差值也只和Cpin有关。但是post layout阶段各个负载的delay就是真实的delay了，离drive cell越远delay越大。这时就要用到这个输出电阻Rd了，否则的话net delay的值只和wire有关与drive cell的大小就没关系了，但实际上小的drive cell应该会造成一个大的net delay.

想象这样两个负载，一个直接挂在drive cell的输出pin，几乎没有任何线负载，另一个距离drive cell 500um，线负载很大，如果没有这个Rd的话，不管drive cell的尺寸如何，信号到两个负载的延迟差始终保持不变，也就是近的负载延迟约等于通过Ceff计算出来的cell delay，远的始终等于cell delay加wire参数计算出来的net delay.

mythbuster

杂花生树 发表于 2020-12-21 16:46
我是说戴维宁等效电路里面的那个电阻Rd，他是drive cell的输出电阻，后面所有的负载的充放电都会流过他， ...

多谢

猫咪的梦想

杂花生树 发表于 2020-12-21 15:07
最近也刚看到，我的理解是这个戴维宁电路的等效是后面能用elmore模型的前提，也就是那3条。同时给出了一个c ...

请问关于下一级cell input transition的计算怎么理解？因为要通过lib查表得到cell delay，一定要先得到input transition，一直以为下一级cell input pin的input transition就等于它上一级output pin的output transition呢

杂花生树

猫咪的梦想 发表于 2020-12-27 15:14
请问关于下一级cell input transition的计算怎么理解？因为要通过lib查表得到cell delay，一定要先得到in ...

这两个值是不同的，下一级cell的input transition会受interconnect的影响，可以看STA书P139的那个例子，他说工具会根据戴维南模型计算出下一级cell input端的waveform并得到transition time，不过具体模型计算没有提。