干扰信号是怎么耦合到我的电路上的

nanke

在芯片或者PCB或者有飞线的地方，会遇到高精度的高阻抗电路容易受到高频低阻抗信号的干扰，在实验中查看被干扰电路的频谱有时能观察到这一现象。
问题来了，如何建模估计这些干扰对电路的影响，幅度一般已知、需要知道怎么耦合的

对于耦合电容，知道面积、距离、介质介电常数，再假设面电荷均匀分布，可以大致估算；而且电容还可以想办法测量。
但耦合路径不止电容，应该还有互感之类的，因为空间上两根飞线相距很远，电容可忽略不计了还是会被干扰到
怎么评估除了耦合电容外的干扰路径？
1、互感的大小怎么估算？互感怎么影响电路？
2、相邻的2个pin的信号怎么通过bonding线或封装伸出来的pin耦合的？
3、PCB上有根天线，那天线发射的信号绕过pcb的地耦合到其它电路的强度？
4、对于易受干扰的线，长度会要求尽可能短，但要大致短到什么程度？
5、对于易受干扰的线，会要求pcb用地做好屏蔽，但这会增加对地寄生电容。怎么估算屏蔽对干扰的衰减程度，以便用尽可能少的地屏蔽达到效果？


（对于电容，看电力线分布比较形象，因电容本身就是电场强度和电荷密度的关系，比较形象也容易分析https://wenku.baidu.com/view/2174e8235901020207409cbc.html）那对于互感，有没有类似无穷大平行板间电容公式这样容易理解的计算公式帮助分析？
求助便于理解和分析的方法。

大白白

   

nanke 发表于 2020-12-21 11:41
你帖子删得挺快的，我还在想要不要把你的回答选成最佳答案呢。

最近看相关资料，发现没有捷径

那就再讨论讨论。
之前论述极不严谨，先删除为好。
严格的计算可以通过仿真去写，软件做的很好，ADS、HFSS、CST都是集成了电磁场的一套理论计算方法，各有优缺点，用起来都还好。推荐看一下《微波工程》关于微波网络参数的章节，这是针对场定义了一些等效物理量，可以将场的问题用电路角度去分析。
干扰的问题，来源于空间中的电磁场辐射，我的理解类似于静电感应，类似，因为具体分析是不一样的，会有磁场和电场其他的相互作用。所以，还不算是静电感应，干扰应该可以理解为空间电磁场对信号线路的一种耦合，耦合强度大小取决于各种因素，比如，信号线的结构，耦合空间的电磁环境（金属介质如何分布），距离的远近等等，所以，分布电感电容以及电阻在如此环境下比较难以简单等效。所以用软件仿真最快。
但是等效的观点是可以用的，具体来讲，空气可以看做是一种特定阻抗的线（书里377欧姆），然后阻抗类似于介质的一种属性，比如光通过水会透射，反射。
阻抗不同，会导致场能的反射与投射，这里就把干扰源的能量部分进入空气解释了。而空气中的信号线相当于另一种阻抗的介质，场能在这两种阻抗之间会再次发生反射透射，于是能量就再次被传递到信号线上了。这应该是通俗点的说法，绝对不严谨，欢迎大家指正。（先不考虑损耗）
接下来讨论下跟电路的区别。如果按照电路讲，那么根据电阻的不同，分压，KVL，KCL就行，但是问题来了，每个不同阻抗的临界面都会有电压或者电流的反射（场的反射等效为电压电流的方式容易理解，场能是功率，我理解），这个是KVL，KCL没有的，所以，不能这么单纯地使用了。这时候需要考虑进去反射和入射以及损耗的量，就可以继续用KVL和KCL了，不过，你看了等效定义就会明白，实际测试中想要直接测量电压电流会比较难，所以实际中常用到S参数去分析问题。
而这个计算，用到的就是微波网络参数的知识，普遍利用到S参数，用来判断能量的多寡。
另外，我理解，电容电感效应与低频一样，只是不同频率下，其值均不同，（频率函数），电容同样会导致时延以及通交隔直，电感同样会阻交通直，但是，其带来的阻抗不匹配导致的问题只要考虑进去，应该就行了。另外，在微波领域一段传输线，或者说是任意形式的信号线，都是分布参数的电容电阻电感，也就是说，电感和电容都会存在，电感大一点，阻抗虚部正，电容大一点，阻抗虚部负。所以还是看阻抗吧。
我也是了解较浅，所以论述多有模糊，欢迎批评指正。

quantus

我们遇到过类似大功率辐射耦合到芯片内部的问题，大部分时候都是通过做实验切PCB上可疑的环路来控制耦合，也有的时候莫名其妙就好了。从理论上去解决有尝试过，但是因为难度太大放弃了。翻过的论文里有一本GIT的博士论文：Transient simulation of power-supply noise in irregular on-chip power distribution networks using latency insertion method, and causal transient simulation of interconnects characterized by band-limited data and terminated by arbitrary terminations. 作者是Lalgudi。个人感觉是这种问题已经超出了IC设计的范畴，更像EMC/EMI，可能去CST/HFSS版发问会得到更好的效果。

nanke

   

quantus 发表于 2020-12-16 22:19
我们遇到过类似大功率辐射耦合到芯片内部的问题，大部分时候都是通过做实验切PCB上可疑的环路来控制耦合， ...

谢谢，原谅我从高中到大学电磁场与波一直没弄懂，相关课程还挂过科，到现在还理解不了波这个东西，

大白白

HFSS建模，跑仿真快。

nanke

   

大白白 发表于 2020-12-18 10:21
HFSS建模，跑仿真快。

你帖子删得挺快的，我还在想要不要把你的回答选成最佳答案呢。

最近看相关资料，发现没有捷径
电容电阻这些，因为有电路分析基础把麦克斯韦方程简化为欧姆定律，KCL这些，IC设计可以绕过去，以初中生的物理知识就能搞设计了。
现在碰到电感或者场方面的东西，没法绕过去了。

ericking0

前段时间也碰到过类似的问题；
数字IO做的偏强，外面容性负载也不小，导致内部地弹；
内部低弹通过一个GPIO管脚出去，GPIO管脚外面的容性负载也不小；
GPIO上面的电流就互感到旁边的reference pin上面去，直接干扰了相邻次比较结果；

回到你的问题：
我当时找到TI 原来的国半的一片AN，AN1205，里面有TSSOP/QFN的相邻bonding线，次相邻bonding线的电感和互感的经验数据；我觉得作为大致的定性分析应该是够了；
但是我当时虽然通过各种实验能够100%确定到互感上面，但是就是无法在电路上建模来复现测试现象；
感觉在射频/模拟之间无法打通，让做模拟的人有更具体感性的认知；

BTW：我一直有种感觉，射频的分布的东西应该还是可以用模拟的集总RLC的方式表示出来；
比如传输线，电磁波的波长与PATH尺寸可比拟的时候，集总的方式失效；
但是如果将传输线分解成很小的微元，各个微元源小于波长，每个微元用RLC来模拟，自然可以逼近实际的传输线；
这样当然不如S参数效率高，但是对让做模拟的人理解射频的东西很有帮助；

nanke

   

ericking0 发表于 2021-3-20 20:53
前段时间也碰到过类似的问题；
数字IO做的偏强，外面容性负载也不小，导致内部地弹；
内部低弹通过一个GPIO ...

感谢！最近又碰到个问题，相邻的高速GPIO工作干扰了边上的晶振。回过头来看看百感交加，一方面总是心存侥幸，一方面难以量化，这种问题反复踩坑。