low power设计--always on到switch off的path需要iso到0吗?

andywang3791

   

jake 发表于 2020-12-6 11:52
假设 always on (AO) 有一个输出，dout_ao_2_pso， 到了 power switch off （PSO）那里驱动一个 buffer。  ...

Thanks, Jack, see you again. 是否可以这么理解：

所以说AO->PSO的path也需要加上ISO，但是这个ISO必须clamp到0；
PSO->AO 必须加上ISO，可以ISO可以clamp为0或1，取决于它的无效值；
但是upf flow只会在PSO->AO的path上插Isolation cell，但是AO->PSO的path需要自己加是吗？

jake

   

andywang3791 发表于 2020-12-6 19:00
Thanks, Jack, see you again. 是否可以这么理解：

所以说AO->PSO的path也需要加上ISO，但是这个ISO必须 ...

AO->PSO 只要在逻辑上实现clamp到0就可以了，不一定非要用ISO cell。例如registered output，AO是知道PSO那边VDD关掉的，可以在register前的逻辑里实现latch 0，不一定非要把register output用ISO，AND拉到0的。用ISO可能方便一些。
PSO->AO应该都加ISO的。  
UPF，CPF是用来指导工具在哪里加level shifter, ISO, retention之类。UPF我不熟。 CPF里只要给了ISO rule，工具就可以根据ISO rule加ISO cell。印象里AO->PSO也是可以根据ISO rule自动加的。

andywang3791

   

jake 发表于 2020-12-7 10:35
AO->PSO 只要在逻辑上实现clamp到0就可以了，不一定非要用ISO cell。例如registered output，AO是知道PSO ...

Great thanks, Jake.
你说的对，AO->PSO的path可以不需要Isolation cell，logic实现就可以。
另外再请教下，如果没有isolation cell用AND/OR gate实现是否可以，
看相关资料isolation cell为了internal power及leakage有做了优化，
比如对于AND gate的isolation cell，如果A pin为0，那么即使B pin floating，该AND gate还是不会有短路电流，
但是对于一般的AND/OR gate如果有pin floating则会有短路电流，不知我理解对不对？

jake

   

andywang3791 发表于 2020-12-6 21:15
Great thanks, Jake.
你说的对，AO->PSO的path可以不需要Isolation cell，logic实现就可以。
另外再请教 ...

可以用AND，OR替代的。 例如用 AND gate，B定义成active low ISO control signal，只要ISO是0，即使A float，AND gate不会有PMOS， NMOS导通的情况。 库里的ISO cell其实也就是个AND gate， 只不过B多了一个反向。 在.lib里，库里的ISO cell多一个attribute

    is_isolation_cell : "true";

用普通AND代替的话，试一下在CPF里把普通AND定义一个新的ISO，指定B作为active low ISO control signal.  也许这样做可以让工具自动插入ISO。 不行的话就要自己例化。

andywang3791

   

jake 发表于 2020-12-7 12:16
可以用AND，OR替代的。 例如用 AND gate，B定义成active low ISO control signal，只要ISO是0，即使A flo ...

Thanks Jake，再请教下
那isolation cell和普通AND/OR gate在stdcell的设计上除了有两个VDD/VDDB的电源外会有什么区别呢
为什么需要有VDD/VDDB两个电源，isolation cell直接由always on的电源供给不可以吗

jake

库里ISO cell有两种。
一种ISO cell是两组电源的，意图是放到PSO，从原理图看，实际供电还是Ext VDD，就是从AO那里来的电源。不妨看一下你库里的ISO cell，看一下原理图，是否是这种。 个人觉得这种不方便。
另一种ISO cell是单电源的，只能放在AO，从原理图看就是一个AND, B端加了反向。

年轻的韭菜

   

jake 发表于 2020-12-6 11:52
假设 always on (AO) 有一个输出，dout_ao_2_pso， 到了 power switch off （PSO）那里驱动一个 buffer。  ...

你好，还是不太明白，问你一下。
“buffer 的 NMOS 还是会导通， 形成无谓的电流。" NMOS导通灌电流，这个电流来自off domain。off domain下电后电荷本来就会discharge的。所以AO的输出clamp到0还是1应该没有影响吧。

jake

   

年轻的韭菜 发表于 2021-6-29 21:07
你好，还是不太明白，问你一下。
“buffer 的 NMOS 还是会导通， 形成无谓的电流。" NMOS导通灌电流，这 ...

你的理解是正确的。
我举的这个例子有错。 Power active domain输出clamp到1，驱动switch off domain里buffer或其他普通的门，那是没有问题的。 如果switch off domain那边是transmission gate gate组成的特殊的gate，有可能形成从power active domain VDD到switch off domain GND的通路，造成leakage。 如果标准元库没有包含transmission gate的标准元，或是设计里禁用这样的标准元，那就不是问题了。