在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13229|回复: 21

[求助] 沟道电荷注入效应(charge injection)能仿真吗

[复制链接]
发表于 2020-11-1 17:32:59 | 显示全部楼层 |阅读模式
666资产
本帖最后由 hebut_wolf 于 2020-11-1 17:40 编辑

请教各位,现在.18的工艺,能仿真电荷注入吗?如果能仿的话,仿真模型准确吗?

芯片测试遇到一个bug,怀疑是电荷注入引起的,但是始终无法仿真到。

最佳答案

查看完整内容

精确的仿真按我所看到的文献来说是不可能的,这个仿真同很多因素有关系,比如电路的速度,管子的反型状态。但是我想观察电荷注入的影响还是可以的。BSIM模型里面有个参数叫XPART,charge model selection parameters。设置这个参数设置管子在饱和区时源和漏的电荷分配。cadengce里这个参数叫xqc。 XPART/xqc设置成0,漏和源的沟道电荷按40/60来分,XPART/xqc=0.5,按50/50来分。XPART/xqc为0就按0/100.假设你怀疑电荷是从漏注入的 ...
发表于 2020-11-1 17:33:00 | 显示全部楼层
本帖最后由 quantus 于 2020-11-1 23:37 编辑

精确的仿真按我所看到的文献来说是不可能的,这个仿真同很多因素有关系,比如电路的速度,管子的反型状态。但是我想观察电荷注入的影响还是可以的。BSIM模型里面有个参数叫XPART,charge model selection parameters。设置这个参数设置管子在饱和区时源和漏的电荷分配。cadengce里这个参数叫xqc。 XPART/xqc设置成0,漏和源的沟道电荷按40/60来分,XPART/xqc=0.5,按50/50来分。XPART/xqc为0就按0/100.假设你怀疑电荷是从漏注入的,就把xqc设置成0,这样沟道电荷就全部集中在源级了。这种电荷分配的设置适用于快速瞬态仿真,用来抑制漏极电流尖峰。以给cadence适用的模型为例,一般在工艺库文件里的mosxxx.lib.scs可以找到xpart参数,默认值是1。
另外一个简单的确定电荷注入的方法是增大负载电容,如果保持其他条件不边,电容大了,而非理想因素(比如失真)变小了说明就是电荷注入的问题。
希望我的回复能对你有帮助!
发表于 2020-11-1 22:20:49 | 显示全部楼层
同问+1
发表于 2020-11-2 08:58:07 | 显示全部楼层
不行吧,没搞过的
 楼主| 发表于 2020-11-2 12:21:55 来自手机 | 显示全部楼层


quantus 发表于 2020-11-1 23:19
精确的仿真按我所看到的文献来说是不可能的,这个仿真同很多因素有关系,比如电路的速度,管子的反型状态。 ...


多谢回复,我试试你的办法  
我的芯片是一个latch失调过大引起的问题(mc仿真没有这么大的失调)
所以我怀疑是其他原因恶化了电荷的分配
Ps:这个latch(比较器)第一级输出只有100mv差分量(设计的有点小  ) 第二级是两个反向器对接(有开关)  
发表于 2020-11-2 13:10:49 | 显示全部楼层
流片过 (真的量产 , 那些 MPW 都不算)会知, 实际chip HSPICE model 本来就有差 ..
Case1
很久前  我菜鸟 碰过公司量产 kk/M,  产品有问题 , corner跑不出来 . 那时还没 mc  (0.35um 也没 )  , 最后FIB 去切去找, 怀疑最后是 reset推力不够,  会偶发 reset 不良 ,  最后改版 加大推力解决 . 但是.  仿真要看推力不够  C  会不可思义大. chip内根本不可能阿
Case2  mos inputleakage ..最后切 cross section 发现怀疑 leakage
   Fab 不敢 100%,  我们是改掉
如果你latch失调  只能去 ” . 但就算仿.. 你要仿出 有问题 , 你可能发现 异常 不合理” .  在来是靠经验.
以前碰过些很特殊 bug . 都超出常理” ,case1 chip driver 怎可能 p ? , 重点是量产 百片wafer, 产品生产多年都没问题. 就某一批 “lowyield”  , 问题最后丢回RD , 但是 FAB一直说WAT都没问题 都没事阿.  最后gate 加大推力, ,我们怀疑哪漏.  , emi 也照不出来,  仿真不出 你也很难跟上头说 是这原因 .
电荷的分配   switch电压 和电容有关, 你可多方去 ” ,最后如我提 ..你可能发现 异常 不合理” ,但很可能就BUG,  
mc仿真没有这么大的失调 ->   说真的 , 很多 bug 是仿不出来 , 大胆假设 小心求证 , 仿没有 ,不一定真的没有 .
找到BUG  记得回EETOP分享下.

 楼主| 发表于 2020-11-2 13:46:53 | 显示全部楼层


andy2000a 发表于 2020-11-2 13:10
流片过 (真的量产 , 那些 MPW 都不算)会知, 实际chip 跟HSPICE model 本来就有差 .. Case1 很久前  我菜鸟  ...


多谢分享   今天我在整理公司的老bug时,发现几年前的芯片发现过类似的问题(我之前不知道这个老bug)  我看了电路,latch跟我的几乎一样(我这个latch是自己改出来的,巧了)   我貌似找到一些思路了
后续补充更详细的说明
发表于 2020-11-2 14:50:38 | 显示全部楼层


andy2000a 发表于 2020-11-2 13:10
流片过 (真的量产 , 那些 MPW 都不算)会知, 实际chip 跟HSPICE model 本来就有差 .. Case1 很久前  我菜鸟  ...


确实。bug千千万,模型是不可能全部覆盖到的。也希望楼主早点解决问题上来分享经验。
发表于 2020-11-3 09:20:27 | 显示全部楼层
来学习
发表于 2020-11-4 21:05:49 | 显示全部楼层
感觉没戏,但是感觉只有采样的地方才会对电荷注入敏感到接受不了的地步;
听你的描述,感觉像是comparator里面的latch?为啥你会怀疑这种大信号的地方会收到电荷注入的影响?
是怀疑reset管子注入的电荷量,导致latch那里的等效offset变大了吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-16 00:20 , Processed in 0.027074 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表