SAR ADC性能问题

lch416522 · 发表于 2022-9-9 10:42:09

本帖最后由 lch416522 于 2022-9-9 10:46 编辑

ericking0 发表于 2020-11-5 20:48
比较器电容就是寄生啊；
把电容阵列到比较器输入那里插个vcvs之类的理想器件，再仿真试试？
另外看看还有 ...

你好，请问一下，我按照你说的加了VCVS有效位数可以增加一位左右，没有VCVS性能就很差，这种是什么原因呢。我的比较器采用的是带前置运放的，比较器输入端是一对传输门，寄生电容应该是比较小的。

wente · 发表于 2022-9-9 11:19:40

可以先全部用理想模型建模仿真，看看自己理解的思路有没有问题，如果模型没有问题，再逐个进行实际电路替换，这样还可以定位到哪一个模块设计导致性能出现大幅度衰减了。

犇犇犇犇 · 发表于 2022-10-23 05:30:10

傒苏发表于 2022-4-4 16:27
您好，请问您后续解决这个问题了吗，我现在也遇到相似的问题，下极板能够正常切换到VDD或者地，但是上极板 ...

你好请问现在问题解决了吗

lulalu2005 · 发表于 2023-2-17 18:03:48

wente 发表于 2022-9-9 11:19
可以先全部用理想模型建模仿真，看看自己理解的思路有没有问题，如果模型没有问题，再逐个进行实际电路替换 ...

你好，请问SAR逻辑模块和CDAC模块也能用VerilogA理想模型替代嘛，这一块还没有思路咋用VerilogA写，比较器倒是用了理想模块，求指教，谢谢~

小小小CMOS · 发表于 2024-2-26 15:42:35

lulalu2005 发表于 2023-2-17 18:03
你好，请问SAR逻辑模块和CDAC模块也能用VerilogA理想模型替代嘛，这一块还没有思路咋用VerilogA写，比较 ...

你好，有思路了吗？

lulalu2005 · 发表于 2024-2-28 09:38:42

小小小CMOS 发表于 2024-2-26 15:42
你好，有思路了吗？

我的想法是用理想电容和开关带进去建模，触发器用VA写个理想的

梦随心行 · 发表于 2024-3-21 10:14:15

Jcorleone 发表于 2020-10-30 15:44
不能解压吗？我看了一下我这边可以的，文件也没少啊，没有上传过这么大的文件 ...

不能解压，是不是少传文件了？

奥特曼小王w · 发表于 2025-4-23 00:10:22

傒苏发表于 2022-4-4 16:27
您好，请问您后续解决这个问题了吗，我现在也遇到相似的问题，下极板能够正常切换到VDD或者地，但是上极板 ...

您好，请问您的问题最后解决了吗

[求助] SAR ADC性能问题