SAR ADC性能问题

送送送 · 发表于 2020-10-30 10:42:42

各位老哥，我最近在做一款10位的低功耗SAR ADC（分段结构），最后的仿真出来的SNDR只有40dB，有效位数只有6.7位，其他指标也很差，我在看瞬态输出波形的时候特别挑了几个与采样的信号差的比较多的点（有的甚至差了3~4mV，LSB应为1mV）进行单次仿真，发现每次差模电压变化量总与理想值差的较多（正常应该是变化Vref/2^i，但是每次都与理想值差了1~2mV不等），导致第六位就出错了，然后我又根据变化的电压反推电容值，发下总电容多了30个fF，跟比较器的栅电压差不多，如果把比较器的电容当作MSB的寄生电容的话，正常来说不是不会影响ADC的线性度的嘛，那最终结果怎么会这么差，各位大佬帮帮忙啦！

Jcorleone · 发表于 2020-10-30 13:49:30

你这个是后仿真吗？分段是5-5分段吗，低段电容阵列寄生会影响线性度，并且桥接电容的寄生也是会影响线性度。

Jcorleone · 发表于 2020-10-30 13:56:25

Jcorleone 发表于 2020-10-30 13:49
你这个是后仿真吗？分段是5-5分段吗，低段电容阵列寄生会影响线性度，并且桥接电容的寄生也是会影响线性度 ...

在这本书的第72页有介绍分段电容阵列寄生的影响，你可以自己看一下

送送送 · 发表于 2020-10-30 14:51:58

Jcorleone 发表于 2020-10-30 13:49
你这个是后仿真吗？分段是5-5分段吗，低段电容阵列寄生会影响线性度，并且桥接电容的寄生也是会影响线性度 ...

我这个是前仿真，55分段，只有高5位把比较器的栅电容当做寄生了，桥接电容和低5位没有寄生

Jcorleone · 发表于 2020-10-30 15:03:02

送送送发表于 2020-10-30 14:51
我这个是前仿真，55分段，只有高5位把比较器的栅电容当做寄生了，桥接电容和低5位没有寄生
...

前仿真的话，栅寄生电容不会影响你的线性度啊，可不可以把你电容阵列截图看看，我是ADC新手，没有做过双端的，自己做的单端电容阵列，不会出现这个情况

送送送 · 发表于 2020-10-30 15:23:40

Jcorleone 发表于 2020-10-30 15:03
前仿真的话，栅寄生电容不会影响你的线性度啊，可不可以把你电容阵列截图看看，我是ADC新手，没有做过双 ...

很典型的结构，老哥你发的压缩文件打不开

Jcorleone · 发表于 2020-10-30 15:44:27

不能解压吗？我看了一下我这边可以的，文件也没少啊，没有上传过这么大的文件

593391621 · 发表于 2020-11-3 10:14:06

前仿的话，不可能是电容的问题，先考虑是不是驱动能力不够，在D触发器的CDAC之间加上传输门增加CDAC驱动能力，传输门管子比例和电容一样，也是二进制比例。如图所示C:\Users\59339\Desktop

送送送 · 发表于 2020-11-3 18:14:28

593391621 发表于 2020-11-3 10:14
前仿的话，不可能是电容的问题，先考虑是不是驱动能力不够，在D触发器的CDAC之间加上传输门增加CDAC驱动能 ...

老哥，我用的是传输管的结构，电容下极板的控制电位还是挺准的，可以达到vdd和gnd，这个应该不是驱动能力不够吧，

andy2000a · 发表于 2020-11-4 13:45:07

你有先跑 rampinput 看 ADC => dac 还原回来 ramp , 先看看是 dac出错,或 comp问题 , 或 dac先找理想 veriloga取代 .

以前碰过 comp , 因要降整体低功耗 , current bias 调太低 . gain有问题, 某些输入会出错, 跑 ramp 或 sine 会看到, 但是因 1024step ..没细看没发现 ramp , 跑 sine enob 很糟才回头发现有错 , 不过调低电流跑过comp gain PM 都还好, 不过整个跑ramp输出有一小段出错,.Current 加大就变好.

[求助] SAR ADC性能问题

站长推荐 /2