在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖

[求助] PT和Innovus报的clock source latency 差很多,PT报的很大(generate clock))

[复制链接]
发表于 2020-10-29 11:22:37 | 显示全部楼层


苏格拉没有弟弟 发表于 2020-10-29 11:15
我看差的地方就是两种工具的source latency值不一样,PT会大很多,我不清楚PT是怎么计算出来这么大的值的 ...


所以让你把整个path展开对比一下看看,你只报出了data path的数据,clock path你没展开。
发表于 2020-10-29 11:36:32 | 显示全部楼层


苏格拉没有弟弟 发表于 2020-10-28 21:15
我看差的地方就是两种工具的source latency值不一样,PT会大很多,我不清楚PT是怎么计算出来这么大的值的 ...


Innovus 可能设置了正确的 CPPR, report 把 common clock path 那段去掉了, 所以只报了 clock network latency。
PT 里可能没有设置 CPPR,report 报了 clock source latency。
有点蹊跷的是,如果通过 latch 的是同一个时钟,这个 path 应该是 constrained.  两个报告都说是 unconstrained, 难道通过 latch 的是一个不相干的时钟? 这个电路就有问题了。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 05:55 , Processed in 0.013673 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表