反相器延时与输入信号频率的关系

gongdatwotwotwo · 发表于 2020-10-19 20:16:44

quantus 发表于 2020-10-17 13:51
贴个网表来看看。我昨天说如果vdd不加会出现类似情况是因为我以前这么干过。
...

好的好的，谢谢您，我周末没去实验室，没看电脑

。我用的cadence原理图仿真，没用spice，电源那里给了1.2V电压。我后来控制了一下rise time，发现延时跟频率没关系了，您知道为什么么？

Bayamx · 发表于 2020-10-19 21:19:24

延迟和电流和电容有关

quantus · 发表于 2020-10-19 23:43:11

gongdatwotwotwo 发表于 2020-10-19 20:16
好的好的，谢谢您，我周末没去实验室，没看电脑。我用的cadence原理图仿真，没用spice，电源那里 ...

其实我觉得就是你哪里设置错了，所以我说看看网表。cadence也可以导出网表的。不知道你之前设置的上升下降时间设置的是多少。

Analog_2020 · 发表于 2021-4-28 09:32:03

gongdatwotwotwo 发表于 2020-10-19 20:16
好的好的，谢谢您，我周末没去实验室，没看电脑。我用的cadence原理图仿真，没用spice，电源那里 ...

应该和频率无关吧，如果频率小于这个延迟，应该会被当成滤波滤掉了吧？

WESHUO · 发表于 2025-2-11 14:57:25

我最近做低压应用的时候，由于低压下的反相器的延迟较大，CK由环振产生，CK时钟跟CKB时钟之间的延迟较大，CKB由CK经过反相器电路得到的。CK跟CKB之间的相位便不是180度，这导致应用CK和CKB的电路出现问题，不知有什么简单方法减小？

[求助] 反相器延时与输入信号频率的关系