LVS报错之处与电路图中不一致？

刚会飞的菜鸟 · 发表于 2021-10-18 10:10:34

你看看你的电阻有没有接错，报错的是这个电阻，但是它统计的数据来源是整个版图，你其他地方接错也是有可能导致这个地方出错的，工具不能完全正确的报出错误的位置，需要你去分辨

Hison · 发表于 2021-10-20 15:38:09

有没有可能是线连接错误导致认串了

封心锁爱 · 发表于 2021-10-20 19:22:50

要是schematic里面的电阻模型没出问题的话，就是你的layout是不是加了dummy电阻，我看你两个电位接的是一样的

版图突突突 · 发表于 2021-11-3 11:03:16

我遇到过这种问题不知道是否类似，就是能明确判断电路和版图参数能够对应上，但提取出的网表上的电路器件参数不对，可以看看是不是修改了期间参数但是网表并没有改变，尝试下把电路里的期间删掉再重新调

MrHlayout · 发表于 2021-11-3 15:31:49

这种情况是报的假错，真错是跟这个器件连的别的地方出现问题了，所以仔细查一遍就好了，实在不行update一下，在工具栏中用Annotation Browser对照一下property

hglsy · 发表于 2022-9-20 13:08:42

曾经遇到过两种：1、管子尺寸（两边是否对应，总的线宽是否对）、连线、器件是否重复（多个，复制的）2、顶层很有可能是cell中连线问题，因为单个cell不会报错，只有lvs才能显示

肆意 · 发表于 2023-2-8 19:55:59

lvs 文件修改下，你跑的宽长比吧

[原创] LVS报错之处与电路图中不一致？