采样保持电路中的漏电问题

earthcheng

yangnanfrank 发表于 2020-11-17 11:22
source follower，源极跟随器。
还是换成单位增益负反馈的OP吧，不然可能摆幅不够。也不知你Vpp是多大。
...

首先谢谢你的回答。我做的是一个轨到轨的运放，单独进行仿真和测试可以实现50mV-接近1.8V的输入输出摆幅，Vpp是1.8V。

earthcheng

nanke 发表于 2020-11-19 19:00
楼主的问题描述的不清楚啊，图看不懂，所谓的输出输入节点是啥？哪个是测试的波形哪个是仿真的？？
测试是 ...

首先谢谢你的回答。运放后面是可以接多通道的输出的，这多个通道是通过MOS开关进行切换的，在切换到别的通道后，当前通道断开，OUT需要保持当前输出电压，这里我只画出了其中一个通道。输出输入节点我在图中标明了。下面的波形都是测试波形，仿真波形是正常的，所以我没有给出。（1）我仅仅是测试IN和OUT，我觉得测试探头的阻抗（1M）不会有影响。
（2）功率管我这里用的是最基本的沟长，但是有较大的finger，这样能够在较小的面积实现较大的电流输出。MOS漏极这个可以直接接在输出的，研究使用不考虑良率可以不进行ESD设计。功率管栅极上加的200f的电容，你说的对，确实有很多版图寄生都可能漏电，感觉200f电容太小了。

yangnanfrank

earthcheng 发表于 2020-12-21 18:00
首先谢谢你的回答。我做的是一个轨到轨的运放，单独进行仿真和测试可以实现50mV-接近1.8V的输入输出摆幅 ...

你最后一级的CS放大级，能保证增益一直为1吗，或者说保持增益很小？
不然你CS之后测量到的是什么？

earthcheng

yangnanfrank 发表于 2020-12-22 09:32
你最后一级的CS放大级，能保证增益一直为1吗，或者说保持增益很小？
不然你CS之后测量到的是什么？
...

首先谢谢你的回答。
最后一级是功率级，主要是能够提供不同的功率输出。
CS之后测得是电压信号，我不太清楚你说的需要增益保持为1或者很小是什么意思？

孙之策

earthcheng 发表于 2020-11-9 16:27
首先谢谢您的回答。其实我也觉得是这里的问题，但是，很奇怪的是，我在cadence中仿真是可以保持的，而且 ...

对于高阻节点，cadence前仿后仿的精度都不准

earthcheng

孙之策 发表于 2021-4-23 10:22
对于高阻节点，cadence前仿后仿的精度都不准

首先谢谢您的回答。我还真不知道cadence对于高阻节点的仿真精度如何，那么请问有没有方法可以在cadence里面提高对于高阻节点的仿真呢？