关于带隙基准PSRR的问题

ol0930

   

ftr123 发表于 2025-7-17 14:07
你好，对于第一点想请教一下。
如果按照电阻分压的分析模型，电源是小信号输入端，阻抗不应该是看输入阻 ...

你好。回答时间比较远了，不确定当时思路，我试着回复一下。
如果只考虑输出支路PMOS小信号输出阻抗和电阻对电源的分压，那分析得应该是低频的PSR，甚至可以看成是线性调整率；

如果要把两个PMOS都看成是共栅极，那首先要确保PMOS的栅端相对于电源（输入）来说是一个静态的（固定偏置），而在小信号阶段，我认为两个PMOS的栅极会随着电源波动（比如：考虑PMOS寄生电容Csg），所以不能并不能单纯地视为共栅极；

（可以进行仿真一下不同频率的正弦波叠加在电源上，看一下不同节点的变化情况）。

ftr123

   

ol0930 发表于 2025-7-19 10:48
你好。回答时间比较远了，不确定当时思路，我试着回复一下。
如果只考虑输出支路PMOS小信号输出阻抗和电 ...

谢谢回复，确实假定了gate端是固定的。 如果gate也是与电源有关的动态变化，推导出来似乎就是通常输出阻抗的表达式。thanks