set_multicycle_path 设置报错

sunshuo571116

问下各位大佬，为啥这会报错，网表中也存在这个单元啊？

phoenixson

这个是在PT中设置的吗？ 还是综合阶段? 看你的下面的网表我觉得你是综合阶段设置的，这个阶段你还没有生成那个名字的cell

sunshuo571116

   

phoenixson 发表于 2020-8-14 13:30
这个是在PT中设置的吗？ 还是综合阶段? 看你的下面的网表我觉得你是综合阶段设置的，这个阶段你还没有生成 ...

确实是综合阶段，get_cell 和get_pins 都能找到，但就是set_multicycle_path不行，

这位大佬你好像说对了，我在写出网表之后设置set_multicycle_path，结果就成功了，没有报错，但这样还有意义吗？网表都已经写出来了，再去设置set_multicycle_path,还有意义吗？

sunshuo571116

确实是在写出网表之后设置就不报错了，不晓得这样设置还有啥意义？

海天之间

在elaberate之后，层次已经形成，这个时候用get_pins 抓出具体的点，然后设置multi-cycle，再compile
。
看你的问题，应该是change _name把寄存器名字改了，试试用 get_pins */in2_reg[0]/Q

phoenixson

   

海天之间 发表于 2020-8-14 16:13
在elaberate之后，层次已经形成，这个时候用get_pins 抓出具体的点，然后设置multi-cycle，再compile
。
看 ...

exactly

sunshuo571116

   

海天之间 发表于 2020-8-14 16:13
在elaberate之后，层次已经形成，这个时候用get_pins 抓出具体的点，然后设置multi-cycle，再compile
。
看 ...

厉害了，果然是大佬，我确实在最后加了个change_name,改变了命名规则，然后在change_name之前试了下get_pins */in2_reg[0]/Q，确实能找到in2_reg[0]/Q，但还是找不着
data_reg162_reg[1],然后在compile之后却能找到data_reg162_reg[1]，这是为什么呢？

海天之间

你这个是二维数组吗？reg162是设计里本来就有的关键字，还是综合完成后工具生成的名字。
你遇到的问题在于compile之后，工具把寄存器的名字改掉了。
建议再compile之前抓一个，用get_cells -hier -filter "full_name =~ *xxx* && is_sequential_cell == true"

sunshuo571116

   

海天之间 发表于 2020-8-14 17:56
你这个是二维数组吗？reg162是设计里本来就有的关键字，还是综合完成后工具生成的名字。
你遇到的问题在于c ...

reg162是我设计里本来就有的名字，我RTL级代码里的一个子模块里有个15bit变量叫data_reg162

dikonpep

1、第一次compile之前约束的话，多位寄存器会被elaborate成reg[0]这种格式。compile之后，多位寄存器是reg_0_。默认是这样的。格式应该可以设置。
2、timing path的from端应该是reg/CK