请教------电源扰动引起的LC振荡器相位噪声(抖动)问题

noise7816

借此宝地向研究PLL、OSC以及VCO的资深高手求教。请教各位两个问题：

1. Power supply noise (perturbation or fluctuation) 对经典的负阻LC振荡器phase noise(or timing jitter)的影响明显吗？
2. 上述问题是不是值得研究？有没有现实需求？
3. 诚请指教，可否推荐一些相关的专著、论文？

诚挚感谢！

血荐轩辕HIT

对LC影响不大，对环振影响大

Chinix

如果楼主自己设计并测试过osc应该会直接地感受到使用不同的电源（LDO或DCDC）对相噪和spur的影响，当然前提是没有为了好的测试结果而不记代价地选择最好的电源和最强的滤波网络。这些影响其实可以直接在仿真中就通过在电源上加噪声看到结果。实际产品应用中往往受限于成本或面积做不到电源那么理想，这就需要与系统板的协同设计，在代价最小的情况下得到最优的性能。

noise7816

血荐轩辕HIT 发表于 2020-8-2 16:25
对LC影响不大，对环振影响大

谢谢！

noise7816

Chinix 发表于 2020-8-2 16:50
如果楼主自己设计并测试过osc应该会直接地感受到使用不同的电源（LDO或DCDC）对相噪和spur的影响，当然前提 ...

1. 诚挚感谢! 多谢前辈一番提点；
2. 从你的表述看，电源noise的影响还是可以察觉得到，还是不可忽略的；
3. 小弟我对LC OSC没有深入的研究，门都还没有入，所以，有很多东西不了解，有不妥之处请大家多多指正；
4. 在此之前，看到过一些关于OSC PN研究的文献，但是，好像大多数都是研究MOS沟道noise current导致的PN 或 jitter，貌似研究power supply noise造成的PN或jitter的不多；
5. 我个人的粗浅理解: LC OSC中的MOS工作于饱和+线性区，而且，它的I-V特性又是非线性的，如果从时域角度求解上述问题，首当其冲，必然会碰到非齐次、非线性、变系数的微分方程，对于这种非线性微分方程，哪怕是最简单的Riccati方程也是好几百年留下来的数学难题，所以，是不是这类原因造成这方面的定量、解析性研究比较困难？
6. 希望不仅仅停留在仿真方法，而且要深入找到定量解析性关系，不知道这样子的期望有没有可能实现？

Chinix

noise7816 发表于 2020-8-2 18:04
1. 诚挚感谢! 多谢前辈一番提点；
2. 从你的表述看，电源noise的影响还是可以察觉得到，还是不可忽略的；
...

电源毕竟不是osc设计的范畴，对于发paper来说测试用个好电源就行了。这个问题不仅对PLL会遇到，对于高精度放大器、高速ADC等等一样适用。
至于你说的理论分析，不要把简单的问题复杂化。数值解也是解，工程师需要的是得到对问题的直观理解，只有对此有帮助的解才是有用的，遑论得不到的解。不要盲目羡慕别人长篇大论的理论推导，把复杂的东西简单化才是我们应该追求的，能发JSSC的paper都不需要TCSI那些晦涩的推导。当然我的意思绝不是理论无用，使用理论的最高境界应该是让别人都感觉不到你在讲理论。

hezudao

电源的影响有，计算也方便。主要是低频噪声，算supply 的kvco就可以了。core的noise就比较难了。目前真正研究的好的很少。文献中还充斥着大量的错误。入门需谨慎

noise7816

Chinix 发表于 2020-8-15 22:26
电源毕竟不是osc设计的范畴，对于发paper来说测试用个好电源就行了。这个问题不仅对PLL会遇到，对于高精 ...

就工程设计的角度理解，前辈所言甚有道理，小弟深表感谢！

noise7816

hezudao 发表于 2020-8-16 00:01
电源的影响有，计算也方便。主要是低频噪声，算supply 的kvco就可以了。core的noise就比较难了。目前真正研 ...

大哥所言极是，诚挚感谢！

yzx90333

如果VCO是电压偏置，影响很大；电流偏置的话影响小