在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4385|回复: 11

[求助] 求助关于latch up的问题

[复制链接]
发表于 2020-7-23 15:59:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
11.PNG 123.PNG
我理解这条rule是要求宽度大于10um,且与Nwell间距20um以内的n沟道需要打面积0.36um²以上的subcont

但图中报错地方的subcont面积总和已经大于了0.36um²为什么还会报错?(而且实际上N沟道宽度未达到10um)
报错的只有这一小部分,数字电路其他部分也是这样的结构,却没有报错


还有就是我没有理解规则中C这个条件是什么意思?
 楼主| 发表于 2020-7-23 16:04:25 | 显示全部楼层
我开始想 是不是要求单个的衬底接触面积大于0.36才可以 (temB)
但如果是这样应该大面积报错 ,实际版图中只有这一小部分报错
发表于 2020-7-23 22:07:26 | 显示全部楼层
这个截图层次太多了,也看不清具体情况,不过规则中c是为了把沟道宽度大于10um的管子提出来,有效区域应该就是poly与active的重叠部分,然后在与nw比较间距是不是在20um以内!
发表于 2020-7-24 10:55:44 | 显示全部楼层
图看不太清楚,我越觉得按楼上说的可能是width>10um的NMOS导致的,你看看这里跟其他数字部分的区别,是不是有单管w>10um的驱动buff啥的,估计rule是为了把这种大驱动的单独拉出来。
发表于 2020-7-24 16:33:02 | 显示全部楼层
你可以把用到的中间层A B C ……用DRC检查出来,看看哪些中间层导致了识别上的问题。规则的理解我觉的没毛病
发表于 2020-9-29 09:32:31 | 显示全部楼层
看看
发表于 2022-1-25 15:22:39 | 显示全部楼层
层次太多,看不清,我遇到过类似的闩锁问题,也是由W>10的管子引起的
发表于 2022-1-26 11:26:19 | 显示全部楼层


jfxyl 发表于 2020-7-24 16:33
你可以把用到的中间层A B C ……用DRC检查出来,看看哪些中间层导致了识别上的问题。规则的理解我觉的没毛 ...


请问如何用drc 检查rule里面定义的中间层A B C呢? 可以直接让tool显示出来A B C 吗?
发表于 2022-5-28 21:11:45 | 显示全部楼层


jueduilk 发表于 2022-1-26 11:26
请问如何用drc 检查rule里面定义的中间层A B C呢? 可以直接让tool显示出来A B C 吗? ...


把他们都写成全局变量,然后加rule输出就可以了
发表于 2022-6-13 09:00:48 | 显示全部楼层


Jason_Von 发表于 2022-5-28 21:11
把他们都写成全局变量,然后加rule输出就可以了


所以需要修改drc rule 是吗? 可以简单示例下吗?万分感谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 20:15 , Processed in 0.040024 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表