求助关于latch up的问题

Galileo_Galilei

我理解这条rule是要求宽度大于10um，且与Nwell间距20um以内的n沟道需要打面积0.36um²以上的subcont

但图中报错地方的subcont面积总和已经大于了0.36um²为什么还会报错？（而且实际上N沟道宽度未达到10um）
报错的只有这一小部分，数字电路其他部分也是这样的结构，却没有报错


还有就是我没有理解规则中C这个条件是什么意思？

Galileo_Galilei

我开始想 是不是要求单个的衬底接触面积大于0.36才可以 （temB）
但如果是这样应该大面积报错 ，实际版图中只有这一小部分报错

843071455

这个截图层次太多了，也看不清具体情况，不过规则中c是为了把沟道宽度大于10um的管子提出来，有效区域应该就是poly与active的重叠部分，然后在与nw比较间距是不是在20um以内！

tuohong

图看不太清楚，我越觉得按楼上说的可能是width>10um的NMOS导致的，你看看这里跟其他数字部分的区别，是不是有单管w>10um的驱动buff啥的，估计rule是为了把这种大驱动的单独拉出来。

jfxyl

你可以把用到的中间层A B C ……用DRC检查出来，看看哪些中间层导致了识别上的问题。规则的理解我觉的没毛病

wanna9808

看看

xdgua

层次太多，看不清，我遇到过类似的闩锁问题，也是由W>10的管子引起的

jueduilk

   

jfxyl 发表于 2020-7-24 16:33
你可以把用到的中间层A B C ……用DRC检查出来，看看哪些中间层导致了识别上的问题。规则的理解我觉的没毛 ...

请问如何用drc 检查rule里面定义的中间层A B C呢？ 可以直接让tool显示出来A B C 吗？

Jason_Von

   

jueduilk 发表于 2022-1-26 11:26
请问如何用drc 检查rule里面定义的中间层A B C呢？ 可以直接让tool显示出来A B C 吗？ ...

把他们都写成全局变量，然后加rule输出就可以了

jueduilk

   

Jason_Von 发表于 2022-5-28 21:11
把他们都写成全局变量，然后加rule输出就可以了

所以需要修改drc rule 是吗？ 可以简单示例下吗？万分感谢。