在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2373|回复: 5

Verification Methodology Manual for System Verilog (SystemVerilog)

[复制链接]
发表于 2007-12-1 01:03:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Verification Methodology Manual for System verilog (SystemVerilog)
by
Janick Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale

The Verification Methodology Manual for SystemVerilog is a blueprint for system-on-chip (SoC) verification success. The book documents advanced functional verification techniques used by industry experts to validate complex SoCs. It describes how to use the industry-standard SystemVerilog language to create comprehensive verification environments using coverage-driven, constrained-random and assertion-based techniques, and specifies verification library building blocks for interoperable verification components.

DownloadLink: http://rapidshare.com/files/73249473/Verification_Methodology_-_Manual_for_SystemVerilog_-_Bergeron__Cerny__Hunter__Nightingale.rar

相关帖子

发表于 2007-12-1 09:51:59 | 显示全部楼层
免费的要顶~~~~~~~~
 楼主| 发表于 2007-12-5 19:06:20 | 显示全部楼层
免费下载,欲下从速
发表于 2008-1-13 22:49:29 | 显示全部楼层

好东东

好东东
发表于 2008-7-11 13:41:01 | 显示全部楼层
好東西,似乎沒法下
发表于 2009-1-20 10:21:25 | 显示全部楼层
好书啊,我下了,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-1 15:01 , Processed in 0.054521 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表