在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3065|回复: 8

[求助] 电路启动为什么建立不起来,运放没有有效工作

[复制链接]
发表于 2020-7-14 11:09:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助:
请问下为什么这个带隙电路启动建立不起来?
1,如图所示,红圈1,启动被拉低后,保持在0.4V左右,明显不对;红圈2,差分输入对的电压被冲到1.8V附近了,
2,电路的相位裕度已经足够了;为什么运放还是不工作?








捕获.PNG
发表于 2020-7-14 13:32:17 | 显示全部楼层
运放在在这个输入电压范围区间的差分增益不够,所以纠错性能不够,导致环路进入简并态吧。
 楼主| 发表于 2020-7-14 13:41:45 | 显示全部楼层


amodaman 发表于 2020-7-14 13:32
运放在在这个输入电压范围区间的差分增益不够,所以纠错性能不够,导致环路进入简并态吧。 ...


要怎么解决呢?或者这个启动电路该怎么做呢?
发表于 2020-7-14 17:03:02 | 显示全部楼层
本帖最后由 amodaman 于 2020-7-14 17:04 编辑

1)扩大运放的共模输入电压范围,使得在这个区域的差分放大能力不至于下降得很离谱,保证一定的纠错能力。所以这和输入级的偏置设置有关,自己做点功课可以解决这个问题。
2)在关键节点进入简并态的地方增加一些电压钳位之类的机制,避免该节点进入简并态。
3)看看环路带宽是不是对启动性能有很大的影响,如果有,加大一点一下单位增益带宽试一下。
4)彻底消除启动的问题,最好跑一下Monte-Carlo仿真,把各种工艺浮动考虑进去,看看是不是启动没问题。
5)这些都是我瞎猜的,自己看清楚点,或许会发现其他的问题。


发表于 2020-7-15 09:35:06 | 显示全部楼层
1. 启动电路哪个节点被拉到了0.4V?
2. 差分输入哪个节点被拉到了1.8V?

若M153 Drain 被拉低到0.4V,而M211 Gate 保持为高电平, 则VBN为低, 系统无电流,所以你的差分输入对Source 端会被拉到VDD。
简单的尝试, 你可以短接M228 Source & Drain.
 楼主| 发表于 2020-7-15 11:05:03 | 显示全部楼层


坚强 发表于 2020-7-15 09:35
1. 启动电路哪个节点被拉到了0.4V?
2. 差分输入哪个节点被拉到了1.8V?


对的,是M153的D被拉到0.4V了,你说的这个方法用过了,我对M211(PMOS共源共栅管)也做了下拉启动,效果一样,,电路依旧无法建立;若是断开他的同相输入端,加入
一个参考信号进去,电路就可以建立起来。。。。我还得再想想。
  非常谢谢你!!!!
发表于 2020-7-16 13:39:02 | 显示全部楼层


dengbiao 发表于 2020-7-15 11:05
对的,是M153的D被拉到0.4V了,你说的这个方法用过了,我对M211(PMOS共源共栅管)也做了下拉启动,效果 ...


可否提供一个完整的电路图看看?
 楼主| 发表于 2020-7-17 10:51:45 | 显示全部楼层


amodaman 发表于 2020-7-14 17:03
1)扩大运放的共模输入电压范围,使得在这个区域的差分放大能力不至于下降得很离谱,保证一定的纠错能力。 ...


非常感谢你提供的思路,我在分析看看。
发表于 2020-7-17 16:28:51 | 显示全部楼层
pmos共栅级偏置也启动一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 18:24 , Processed in 0.025278 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表