电路启动为什么建立不起来，运放没有有效工作

dengbiao · 发表于 2020-7-14 11:09:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助：
请问下为什么这个带隙电路启动建立不起来？
1，如图所示，红圈1，启动被拉低后，保持在0.4V左右，明显不对；红圈2，差分输入对的电压被冲到1.8V附近了，
2，电路的相位裕度已经足够了；为什么运放还是不工作？

捕获.PNG

amodaman · 发表于 2020-7-14 13:32:17

运放在在这个输入电压范围区间的差分增益不够，所以纠错性能不够，导致环路进入简并态吧。

dengbiao · 发表于 2020-7-14 13:41:45

amodaman 发表于 2020-7-14 13:32
运放在在这个输入电压范围区间的差分增益不够，所以纠错性能不够，导致环路进入简并态吧。 ...

要怎么解决呢？或者这个启动电路该怎么做呢？

amodaman · 发表于 2020-7-14 17:03:02

本帖最后由 amodaman 于 2020-7-14 17:04 编辑

1）扩大运放的共模输入电压范围，使得在这个区域的差分放大能力不至于下降得很离谱，保证一定的纠错能力。所以这和输入级的偏置设置有关，自己做点功课可以解决这个问题。
2）在关键节点进入简并态的地方增加一些电压钳位之类的机制，避免该节点进入简并态。
3）看看环路带宽是不是对启动性能有很大的影响，如果有，加大一点一下单位增益带宽试一下。
4）彻底消除启动的问题，最好跑一下Monte-Carlo仿真，把各种工艺浮动考虑进去，看看是不是启动没问题。
5）这些都是我瞎猜的，自己看清楚点，或许会发现其他的问题。

坚强 · 发表于 2020-7-15 09:35:06

1. 启动电路哪个节点被拉到了0.4V？
2. 差分输入哪个节点被拉到了1.8V？

若M153 Drain 被拉低到0.4V，而M211 Gate 保持为高电平，则VBN为低，系统无电流，所以你的差分输入对Source 端会被拉到VDD。
简单的尝试，你可以短接M228 Source & Drain.

dengbiao · 发表于 2020-7-15 11:05:03

坚强发表于 2020-7-15 09:35
1. 启动电路哪个节点被拉到了0.4V？
2. 差分输入哪个节点被拉到了1.8V？

对的，是M153的D被拉到0.4V了，你说的这个方法用过了，我对M211（PMOS共源共栅管）也做了下拉启动，效果一样，，电路依旧无法建立；若是断开他的同相输入端，加入
一个参考信号进去，电路就可以建立起来。。。。我还得再想想。
非常谢谢你!!!!

坚强 · 发表于 2020-7-16 13:39:02

dengbiao 发表于 2020-7-15 11:05
对的，是M153的D被拉到0.4V了，你说的这个方法用过了，我对M211（PMOS共源共栅管）也做了下拉启动，效果 ...

可否提供一个完整的电路图看看？

dengbiao · 发表于 2020-7-17 10:51:45

amodaman 发表于 2020-7-14 17:03
1）扩大运放的共模输入电压范围，使得在这个区域的差分放大能力不至于下降得很离谱，保证一定的纠错能力。 ...

非常感谢你提供的思路，我在分析看看。

fengluan83 · 发表于 2020-7-17 16:28:51

pmos共栅级偏置也启动一下

[求助] 电路启动为什么建立不起来，运放没有有效工作

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。