请教一个V/I转换器电路

cqc3141592653

lizhengxuan 发表于 2020-7-8 09:43
前辈你好，谢谢你的回复！
我师兄是参考这两篇论文的。
环路结构基本采用ICICM的，数据速率是25Gb/s。

至于2017年那篇，FD的结构值得一看，但是用线性那种V to I搞BANGBANG感觉28G不可能。bangbang需要快速响应的CP，我觉得他这个结果靠不靠谱很值得怀疑。
另外2017年这个bangbang的结构他给加个旁路小电容就有问题。反正我们的bangbang是不会加这种东西的，加了就bang不快了，jitter会很大。
另外他这个FD和PD怎么配合他也没讲清楚，感觉配合起来会挂。不过估计学术也不在意这种问题。
我也不是什么前辈，入行不长时间，讲一点我个人的理解，欢迎讨论指正。

lizhengxuan

cqc3141592653 发表于 2020-7-8 21:37
至于2017年那篇，FD的结构值得一看，但是用线性那种V to I搞BANGBANG感觉28G不可能。bangbang需要快速响 ...

谢谢你的回复！
我仿了下我们的片子，UP和DN大约在 几百兆-1GHz这个量级，感觉是可以工作的？这张图分别是UP DN和CP的输出净电流。
另，你所说的旁路小电容指的是？加了会bang不快 以及jitter会大 这里我不是很理解，还请帮忙解惑，感谢！

cqc3141592653

就是那个滤波器电容，一般我们bangbang是只有电阻串大电容那个。不会再给加一个小电容并联。只有线性结构才会有小电容，拉扎维上的意思是说让vctrl上的ripple小一点。
但是bangbang的话，加这个小电容就不太合适（可能学术片子也能work，但量产估计不行）。bangbang本来就是不稳定的，他会一直在中心频率高速跳。本来PD的信息就只有快或者慢，假设现在锁定点附近，我现在PD是UP，频率快了，这时候需要你的vctrl快速反应迅速降到反面去降频率，这样下一秒PD就能给出正确的DN，然后再快速跳反面升频率，PD给出UP。这样反复在附近横跳。如果你来个电容接到那里，vctrl的变化就很缓慢，等他最终变化到能让频率变低的值的时候，clk已经偏离中心点很远了。就相当于把稳定的时候的jitter变宽了。
这是我的理解，但是我没有在系统上去验证过。因为项目就是这么做的，所以我也只是直观的理解了一下。

marjorie

谢谢分享

tracy_smile

学习