在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3561|回复: 2

[原创] Designware(DW_mult_seq)使用注意点

[复制链接]
发表于 2020-6-28 16:33:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
今天使用Designware设计多周期乘法器(192bit*32bit)时,调用DW_mult_seq模块,结果综合的时候一直报错,mapping出错,发现是由于例化的时候,输入端A连接了192位的输入,输入端B连接了32位的输入。
解决方法:A端连接32位的输入,B端连接192位的输入。

发表于 2020-7-28 09:59:41 | 显示全部楼层
請問您說的maping是指在FPGA的map嗎?
发表于 2021-1-23 14:51:08 | 显示全部楼层
你这个用了几级流水的ip,跑的频率多少
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:36 , Processed in 0.015407 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表