在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1846|回复: 8

[求助] sensitve circuit tie together

[复制链接]
发表于 2020-6-5 11:37:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在TSMC的文档里描述: if transistor within sensitive circuit must be tie together with source and body, do not tie them in the local area by shorter metal line",为什么会有这个要求呢?
 楼主| 发表于 2020-6-5 13:25:58 | 显示全部楼层
l连线不是越短越好吗?为什么对于敏感device连线长了反而好呢?
发表于 2020-6-17 11:18:51 | 显示全部楼层
这个意思是在敏感电路里面你的MOS要源漏共用减少寄生,尽量不要是单独有有缘区。我感觉是这个意思
发表于 2020-6-17 11:57:06 来自手机 | 显示全部楼层
我认为说的应该是source和bulk要用有源区连在一起,source和bulk的有源区不要分开用短铝去连接,应该不是说源漏共用的问题!
发表于 2020-6-17 12:01:49 来自手机 | 显示全部楼层
以前用过一次tsmc的工艺,他们的mos器件source和bulk touch在一起的时候铝的连接和一般的工艺有点区别,不知道是不是这个原因所以才有这段描述。欢迎指正!
发表于 2020-6-18 10:43:42 | 显示全部楼层
楼主这段话是不是没有截完啊?感觉是个病句呢
发表于 2020-7-27 17:46:08 | 显示全部楼层
我认为应该是不让把管子的source和bulk端直接连在一起,而是管子的source端单独接到一根metal,然后bulk端接到单独的metal或者是高层金属接到管子的source和bulk端,但是bulk端和source端不会直接连接,以此来防止bulk端的噪声影响到敏感电路。
发表于 2020-7-28 08:53:26 | 显示全部楼层
7# 楼上正解
 楼主| 发表于 2021-1-7 10:32:44 | 显示全部楼层
谢谢大家的解答,个人感觉应该是7楼解释的原因
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 01:28 , Processed in 0.022418 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表