求救！LVS验证时出现问题 ERROR (OSSHNL-116):Unable to descend into any of the views defined in t

mosm

采用calibre对版图验证时，drc通过了，但是在进行LVS验证时出现如下错误提示ERROR (OSSHNL-116): Unable to descend into any of the views defined in the view list, 'cdl schematic', for theinstance 'R1' in cell 'CTLE_ayout'. Add one of these views to the cell 'rphpoly' in the
library 'tsmc18rf', or modify the view list so that it contains an existing view.

End netlisting May 21 13:20:05 2020
ERROR (OSSHNL-514): Netlist generation failed because of the errors reported above. The netlist might not have been generated at all, or the generated netlist could be corrupt. Fix the reported errors and regenerate the netlist.
我检查了我的库文件，在tsmc中rphpoly并未丢失，请教一下大家这是什么问题呢

小马哥爱逛

提示的是原理图有问题，盲猜你是用v2lvs导出的网表吧。看看是不是漏加了empty的网表

M.S.Liao

这波啊，这波我也曾经遇到过这个问题，，建议直接联系工艺厂，估计不是你画版图的问题。

andyfan

一般来说电阻模型是采用succkt形式提供的，过LVS的时候，需要往网表里面加一个空的subckt。

缺省情况下，PDK的LVS目录下面会提供一个source.added的，你添加这个到你的网表里面了么？

SpunkyGG

可能是跑LVS的template没更新吧

kkalote

在运行virtuoso前，先在终端输入:export CDS_Netlisting_Mode=Analog，即可跑lvs了

mseyre

6楼正解，亲试有效

cheeeen

kkalote 发表于 2020-5-25 22:16
在运行virtuoso前，先在终端输入:export CDS_Netlisting_Mode=Analog，即可跑lvs了

谢谢，原来是这个环境变量没改过来，跑的是模拟的然后.bashrc里的是digital，改了之后就可以了

CWBBest

cheeeen 发表于 2020-6-6 18:28
谢谢，原来是这个环境变量没改过来，跑的是模拟的然后.bashrc里的是digital，改了之后就可以了
...

再详细补充一下操作步骤。

1. 打开终端，输入“cd ~”。直接复制括号中的内容，敲回车，下同。
2. 输入“gedit .bashrc”，敲回车。这时会打开.bashrc文件。此时终端如图所示：



3. 在文件中搜索“CDS_Netlisting_Mode”，这时会看到如下两行：



4. 注释掉digital，删掉analog前的注释即可：

xavi17

CWBBest 发表于 2021-2-3 13:58
再详细补充一下操作步骤。

1. 打开终端，输入“cd ~”。直接复制括号中的内容，敲回车，下同。

我在.cshrc里面改的，但是前面不是export，而是换成setenv，也可以了，对了，问下显示那个drf文件，我想每次启动时自动加载自己的，这个在哪里配置呢