在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3468|回复: 2

[求助] virtuoso加bonding pad流程及加pad后的LVS

[复制链接]
发表于 2020-5-16 12:28:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用的是SMIC55的库,在encounter做完布局布线后,发现库里的IO cell是没有加PAD的有两个问题想问下。
(1)为了加这个PAD,现在我是用virtuoso在IO库里的IO  cell的版图上插入一个PAD cell ,插完如下图如下图,然后顶层调用的时候每个IO上面都有PAD。但是都说不要轻易该fab提供的库,请问我这样的做法可行吗?还是说要到顶层上去一个一个IO加?或者说在encounter里面可以将让工具自动加PAD吗?
(2)加完PAD后spi文件没做任何修改,查LVS也能过,这是不是说明PAD和tapcell一样不会在spi文件里面体现出来?
微信图片_20200516122124.png

发表于 2020-5-18 10:59:17 | 显示全部楼层
1. 你可以在IO cell里加PAD,只不过可以用到哪几个,就在哪几个IO 里面加就可以了。别人不建议改是防止在添加的过程中误操作,动到其他的小模块。如果LVS过了,DRC没问题,那就没有问题。
2.PAD Cell就是芯片级和封装级的连线部分。PAD CELL里只有金属和通孔,它是没有器件再里面的。所以跟Tapcell一样在spi里体现不出来。但PAD cell不能少,少了PAD芯片就废了
 楼主| 发表于 2020-5-18 16:02:29 | 显示全部楼层
嗯嗯,好的谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 23:39 , Processed in 0.016040 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表