在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14080|回复: 26

[求助] lvs missing port求助一下大家

[复制链接]
发表于 2020-5-15 22:20:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
报了这样的错,拜托各位神通广大的大佬
  
CELL COMPARISON RESULTS ( TOP LEVEL )



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Different numbers of ports (see below).
  Error:    Connectivity errors.

LAYOUT CELL NAME:         opa_test2_cell
SOURCE CELL NAME:         opa_test2_cell

--------------------------------------------------------------------------------------------------------------

INITIAL NUMBERS OF OBJECTS
--------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              0        10    *

Nets:              11        11

Instances:         15         5    *    MN (4 pins)
                    12         6    *    MP (4 pins)
                ------    ------
Total Inst:        27        11


NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              0        10    *

Nets:              11        11

Instances:          5         5         MN (4 pins)
                     6         6         MP (4 pins)
                ------    ------
Total Inst:        11        11


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                                 INCORRECT OBJECTS
**************************************************************************************************************


LEGEND:
-------

  ne  = Naming Error (same layout name found in source
        circuit, but object was matched otherwise).


**************************************************************************************************************
                                   INCORRECT NETS

DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

  1    Net 6                                                     VBP
           11                                                   
       --- 2 Connections On This Net ---                         --- 3 Connections On This Net ---
       --------------------------                                --------------------------
      
       M7(2.652,17.842):g                                        ** unmatched connection **
       M18(21.501,17.862):g                                      ** unmatched connection **
      
       ** unmatched connection **                                MM1:g
       ** unmatched connection **                                MM4:g
      

--------------------------------------------------------------------------------------------------------------

  2    Net 8                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  3    Net 3                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  4    Net 2                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  5    Net 1                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  6    Net 9                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  7    Net 4                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  8    Net 7                                                     ** no similar net **

--------------------------------------------------------------------------------------------------------------

  9    Net 10                                                    ** no similar net **

--------------------------------------------------------------------------------------------------------------

10    ** no similar net **                                      VDD

--------------------------------------------------------------------------------------------------------------

11    ** no similar net **                                      GND

--------------------------------------------------------------------------------------------------------------

12    ** no similar net **                                      VBN

--------------------------------------------------------------------------------------------------------------

13    ** no similar net **                                      VIN+

--------------------------------------------------------------------------------------------------------------

14    ** no similar net **                                      VIN-

--------------------------------------------------------------------------------------------------------------

15    ** no similar net **                                      VIN2+

--------------------------------------------------------------------------------------------------------------

16    ** no similar net **                                      VIN2-

--------------------------------------------------------------------------------------------------------------

17    ** no similar net **                                      VOUT+

--------------------------------------------------------------------------------------------------------------

18    ** no similar net **                                      VOUT-


**************************************************************************************************************
                                   INCORRECT PORTS

DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

19    ** missing port **                                        VDD on net: VDD
20    ** missing port **                                        GND on net: GND
21    ** missing port **                                        VIN+ on net: VIN+
22    ** missing port **                                        VIN- on net: VIN-
23    ** missing port **                                        VIN2+ on net: VIN2+
24    ** missing port **                                        VIN2- on net: VIN2-
25    ** missing port **                                        VBP on net: VBP
26    ** missing port **                                        VBN on net: VBN
27    ** missing port **                                        VOUT+ on net: VOUT+
28    ** missing port **                                        VOUT- on net: VOUT-



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:               0          0            0           10

   Nets:                3          2            8            9

   Instances:           0          0            5            5    MN(N)
                        0          0            6            6    MP(P)
                  -------    -------    ---------    ---------
   Total Inst:          0          0           11           11


o Statistics:

   23 layout mos transistors were reduced to 7.
     16 mos transistors were deleted by parallel reduction.



**************************************************************************************************************
                                  UNMATCHED OBJECTS
       LAYOUT                                                    SOURCE
**************************************************************************************************************

       M13(13.590,12.860)  MP(P)                                 ** unmatched instance **
       M15(17.165,12.860)  MP(P)                                 ** unmatched instance **
       M18(21.501,17.862)  MP(P)                                 ** unmatched instance **
       M7(2.652,17.842)  MP(P)                                   ** unmatched instance **
       M8(4.660,12.860)  MP(P)                                   ** unmatched instance **
       M11(9.130,12.860)  MP(P)                                  ** unmatched instance **
       M0(9.395,3.160)  MN(N)                                    ** unmatched instance **
       X19/M0(6.045,3.160)  MN(N)                                ** unmatched instance **
       X20/M0(17.945,3.060)  MN(N)                               ** unmatched instance **
       X21/M0(10.288,8.804)  MN(N)                               ** unmatched instance **
       X22/M0(13.853,8.777)  MN(N)                               ** unmatched instance **

       ** unmatched instance **                                  MM4  MP(P)
       ** unmatched instance **                                  MM3  MP(P)
       ** unmatched instance **                                  MM0  MP(P)
       ** unmatched instance **                                  MM5  MP(P)
       ** unmatched instance **                                  MM2  MP(P)
       ** unmatched instance **                                  MM1  MP(P)
       ** unmatched instance **                                  MM10  MN(N)
       ** unmatched instance **                                  MM9  MN(N)
       ** unmatched instance **                                  MM8  MN(N)
       ** unmatched instance **                                  MM7  MN(N)
       ** unmatched instance **                                  MM6  MN(N)


**************************************************************************************************************
                                         SUMMARY
**************************************************************************************************************

Total CPU Time:      0 sec
Total Elapsed Time:  0 sec
发表于 2020-5-16 08:58:53 | 显示全部楼层
打没打label,首先确定这个
发表于 2020-5-16 13:36:19 | 显示全部楼层
看你的layout里的port一个都没识别出来。
给你列几个最可能的原因:
1、layout里没打label
2、layout里的label用成了drw属性的,一般的工艺应该用对应金属的pin属性的

点评

找到原因了,pin的那层layer应该和metal1完全覆盖,不然会报错unattached label,所以会missing port  发表于 2024-5-18 22:18
我的pin是有的,而且不管是drw还是pin都会报这个错误,请教一下有可能是什么原因?  发表于 2024-5-18 21:20
 楼主| 发表于 2020-5-20 11:50:35 | 显示全部楼层


liuzexue 发表于 2020-5-16 13:36
看你的layout里的port一个都没识别出来。
给你列几个最可能的原因:
1、layout里没打label


image.png 我点击的是create label打的标签,把原来是drw换成了metal1 pin。还是不行呢,不知道什么原因,大佬指教
 楼主| 发表于 2020-5-20 11:51:29 | 显示全部楼层


VAEEE 发表于 2020-5-16 08:58
打没打label,首先确定这个


我发了图,您看一下,我是create label添加标签的
发表于 2020-5-24 15:41:44 | 显示全部楼层


速速速速速 发表于 2020-5-20 11:50
我点击的是create label打的标签,把原来是drw换成了metal1 pin。还是不行呢,不知道什么原因,大佬指教: ...


你把drw换成pin后,错误数量没有变化吗
 楼主| 发表于 2020-5-25 20:06:10 | 显示全部楼层


liuzexue 发表于 2020-5-24 15:41
你把drw换成pin后,错误数量没有变化吗


是的啊,还有没有可能是其他原因呢
发表于 2020-5-25 20:42:02 | 显示全部楼层


速速速速速 发表于 2020-5-25 20:06
是的啊,还有没有可能是其他原因呢


没有实际看到,很难说是什么问题。
你私信我吧,我远程帮你看一下
发表于 2020-5-29 09:51:51 | 显示全部楼层
你把schematic里的pin name都大写试试
发表于 2020-5-29 20:23:00 | 显示全部楼层
这个和工艺有关,有的工艺是需要把label写成对应金属的cad层,有的是直接写成drw层就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:38 , Processed in 0.026859 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表