在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1625|回复: 1

[求助] latching clock path 与 capture clock path的区别和联系

[复制链接]
发表于 2020-5-4 22:15:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
新人菜鸟问个问题,还请前辈们不吝赐教:latching clock path 与 capture clock path的区别和联系

原文是:BCWC for hold checks makes the latching clock path 10 percent slower. This shifts the clock edge closer to the data edge, revealing a hold failure.
set_timing_derate -min -early 1.0 -late 1.1

发表于 2020-5-5 09:30:18 | 显示全部楼层
时钟路径跟data 路经
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:27 , Processed in 0.014291 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表