Verilog通过调用底层模块实现乘法器

冰可乐 · 发表于 2020-5-3 16:04:05

您需要登录才可以下载或查看，没有账号？注册

x

有哪位大佬知道怎么通过调用底层模块实现高位乘法器，比如说通过调用16x16位的乘法器来实现64x64位的乘法器，本人初学Verilog，懂的不太多。

zhang113 · 发表于 2020-5-14 22:38:15

可以直接调用IP核实现64位x64位。另外肯定可以通过把64位按某种方式分解成16位的方式，调用16x16位的乘法器实现，具体分解方式可以推导一下看看，

iknowzxc · 发表于 2020-5-28 19:31:01

[15:0]a=2^8*a[15:8]+a[7:0]
[15:0]b=2^8*b[15:8]+b[7:0]
[15:0]a*[15:0]b=2^16*a[15:8]*b[15:8]+2^8*a[15:8]*b[7:0]+2^8*a[7:0]b[15:8]+a[7:0]*b[7:0]

Zhangshuan · 发表于 2020-6-6 21:38:57

在于我们之间有多强大……在线等方面取得重大决策

pony93 · 发表于 2020-7-24 18:26:43

蔡老师的学生吗？大作业跑这来问了

用户年轻化 · 发表于 2021-10-26 17:20:53

pony93 发表于 2020-7-24 18:26
蔡老师的学生吗？大作业跑这来问了

牛蛙

[求助] Verilog通过调用底层模块实现乘法器