设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA做加减运算是否需要先算出补码？
12
返回列表 发新帖
楼主: american007

[原创] FPGA做加减运算是否需要先算出补码？

[复制链接]
发表于 2020-4-15 09:33:40 | 显示全部楼层
a-b得到的结果肯定是补码，不会取绝对值，但是这个值可以被解释为不带符号的数或带符号的数(两者肯定不一样)。$signed只是一种说明，这个数在参与运算和算术位移时被当成有符号数对待，电路层面没有任何变化
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 05:32 , Processed in 0.009384 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表