8：1三极管问题

IC从业者

某电工艺，NBL间距要求为8um，但是它们的pcell调出的8：1三极管（bgr）并没有遵守这个规则，间距才7点多
有没有大神知道为什么它可以不遵守？而其他三极管之间必须遵守。
注：8：1三极管为独立的pecll，不需要自己画

lalala2018

因为他们公用一个集电极

tuohong

你这个调出来的8:1的pcell是一个独立器件，不是阵列出来的是不？
我也不知道工艺啥要求，但是如果这个独立的pcell不能通过drc，我会认为他出错了，还要自己画。工艺上这种自己画错的并不少见，如果想用这个pcell建议还是问一下fab。
如果你的8:1是自己定义的阵列（我看你写的应该不是），那把间距拉大到满足要求就好。

IC从业者

   

tuohong 发表于 2020-3-28 16:15
你这个调出来的8:1的pcell是一个独立器件，不是阵列出来的是不？
我也不知道工艺啥要求，但是如果这个独立 ...

这个pcell单独跑DRC不报错，就是因为不报错，所以才有疑问，为什么它不遵守间距要求？

tuohong

先看design rule有没有说这个rule不查，或者说在某些器件（或某些情况下）不查。
查的话可以试一下，如果其他地方有NBL，小于8um会报错，只有这里不报，这个就得查看DRC文件了，看在8:1这个器件是不是用了某个层（或者逻辑运算）屏蔽了这条rule，这种情况下一般可以认为这里可以不遵守，还是建议问一下fab，看看他们怎么说。