在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1942|回复: 4

[求助] 8:1三极管问题

[复制链接]
发表于 2020-3-28 15:54:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
某电工艺,NBL间距要求为8um,但是它们的pcell调出的8:1三极管(bgr)并没有遵守这个规则,间距才7点多
有没有大神知道为什么它可以不遵守?而其他三极管之间必须遵守。
注:8:1三极管为独立的pecll,不需要自己画

发表于 2020-3-28 16:10:59 | 显示全部楼层
因为他们公用一个集电极
发表于 2020-3-28 16:15:17 | 显示全部楼层
你这个调出来的8:1的pcell是一个独立器件,不是阵列出来的是不?
我也不知道工艺啥要求,但是如果这个独立的pcell不能通过drc,我会认为他出错了,还要自己画。工艺上这种自己画错的并不少见,如果想用这个pcell建议还是问一下fab。
如果你的8:1是自己定义的阵列(我看你写的应该不是),那把间距拉大到满足要求就好。
 楼主| 发表于 2020-3-28 16:18:01 | 显示全部楼层


tuohong 发表于 2020-3-28 16:15
你这个调出来的8:1的pcell是一个独立器件,不是阵列出来的是不?
我也不知道工艺啥要求,但是如果这个独立 ...


这个pcell单独跑DRC不报错,就是因为不报错,所以才有疑问,为什么它不遵守间距要求?
发表于 2020-3-28 16:43:14 | 显示全部楼层
先看design rule有没有说这个rule不查,或者说在某些器件(或某些情况下)不查。
查的话可以试一下,如果其他地方有NBL,小于8um会报错,只有这里不报,这个就得查看DRC文件了,看在8:1这个器件是不是用了某个层(或者逻辑运算)屏蔽了这条rule,这种情况下一般可以认为这里可以不遵守,还是建议问一下fab,看看他们怎么说。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 00:21 , Processed in 0.019338 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表