设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 请教一个PT修时序，同时有9T和7T的cell的问题 ...
返回列表 发新帖
查看: 3409|回复: 6

[求助] 请教一个PT修时序，同时有9T和7T的cell的问题

[复制链接]
snakkewang
发表于 2020-3-25 11:46:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
各位大神好，请教一个问题。 有个项目同时使用了9T和7T的cell，在DC里面我们使用了sub_target来综合，指定A只使用9T的cell。
现在进了PT修时序，发现PT没有这指定一个module只能用9T的这种命令（和DC不同）。
请问大家PT里面如何实现这个效果 ?有这方面的经验么？请指教，谢谢。
回复

举报

fangwang85
发表于 2020-3-26 10:27:10 | 显示全部楼层
遇到过混用的，直接pt里面加入对应的lib库就好了，因为不同track 的cell名字不一样，所以不会出现错误
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

snakkewang
 楼主| 发表于 2020-3-26 15:17:05 | 显示全部楼层
主要是fix_eco_timing会混
回复 支持 反对

举报

王晦气
发表于 2020-4-1 17:28:24 | 显示全部楼层


snakkewang 发表于 2020-3-26 15:17
主要是fix_eco_timing会混


用physical_aware修可以吗？因为读def/lef有row信息，会不会就不会放错位置了？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

rexue5495
发表于 2020-4-2 09:05:25 | 显示全部楼层
将不要修的全部dont touch，指定库去修要做eco的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

caesarzheng
发表于 2020-4-2 09:45:27 | 显示全部楼层
你好，解决了吗？怎么解决的？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

quanqiutong
发表于 2020-4-2 10:14:16 | 显示全部楼层
用dc吃进去，分层吐出verilog，替换7T到9T或将9T换成7T，两个文件再合并就解决了，很简单的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 00:02 , Processed in 0.017150 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表