ahdlLib库

xianwu_hs · 发表于 2021-3-11 21:28:28

这两个我已经摸索出来了，想请教另一个问题：ahdllib或者cadence中其他lib中有divider的模型吗？我发现ahdllib中的divider是一个对幅度进行放大缩小的器件

room深渊 · 发表于 2021-3-13 17:25:57

xianwu_hs 发表于 2021-3-11 21:28
这两个我已经摸索出来了，想请教另一个问题：ahdllib或者cadence中其他lib中有divider的模型吗？我发现ahdl ...

ahdlLib里的那个divider我看了一下verilogA好像是个除法器吧，它的分类都在math里。你是想找分频器？分频器在rfLib里有，cell name是freq_divider。

xianwu_hs · 发表于 2021-3-14 21:54:24

room深渊发表于 2021-3-13 17:25
ahdlLib里的那个divider我看了一下verilogA好像是个除法器吧，它的分类都在math里。你是想找分频器？分频 ...

好的谢谢，你也是在做PLL吗

room深渊 · 发表于 2021-3-15 14:33:39

xianwu_hs 发表于 2021-3-14 21:54
好的谢谢，你也是在做PLL吗

之前是做学校课程大作业的时候搭PLL用了一下模型，我没做PLL哈。

17315768922 · 发表于 2021-4-28 11:43:23

请教一下楼主，你是直接在cadence中调用这个模型然后赋值的嘛，我想用一下opamp元器件，但是好像输入输出摆幅有点受限，达不到10%~90%VDD，除非把运放地vss接负电源

17315768922 · 发表于 2021-4-28 11:51:07

xxliang 发表于 2020-4-1 19:38
我仿了opamp的，也得不到正确的结果.......

请问一下，你的opamp设置好了吗，能请教一下，它里面设置的参数都是什么意思吗

ozo4cz · 发表于 2021-9-3 10:59:36

谢谢楼主，正好是dff说的那两个参数设置错了，改了一下就好了。

April1999 · 发表于 2022-4-23 15:20:16

room深渊发表于 2020-4-8 16:46
大致来说一下自己当时的问题，以免有人卡在同样的问题，像我当时就大概有两天为这个事情很着急，因为cadenc ...

时钟的翻转电压指的是时钟的高电平吗？D输入信号的翻转电压指的也是输入信号的高电平？

room深渊 · 发表于 2022-5-19 19:14:15

April1999 发表于 2022-4-23 15:20
时钟的翻转电压指的是时钟的高电平吗？D输入信号的翻转电压指的也是输入信号的高电平？
...

判断高低电平的阈值

核桃树 · 发表于 2022-7-7 17:25:39

liuhahazml 发表于 2020-4-22 21:05
想请问您，当时是遇到这个错误了吗

为啥还扣钱~打开结果是个warn的截图

[求助] ahdlLib库