ahdlLib库

room深渊 · 发表于 2020-3-16 10:54:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问一下仿真cadence里ahdlLib库里的模型时，为啥没有正确的功能结果呢，我仿了frequ_phase_detector, d_ff, charge_pump都没有得到相应的结果

xxliang · 发表于 2020-4-1 19:38:19

我仿了opamp的，也得不到正确的结果.......

room深渊 · 发表于 2020-4-8 16:32:10

xxliang 发表于 2020-4-1 19:38
我仿了opamp的，也得不到正确的结果.......

我后来弄好了，是我没有设置好模型的参数，ahdlLib库里的模型应该是可以用的，至少像我用过的frequ_phase_detector, d_ff, charge_pump等等都是可以用的，opampme没试过，讲道理模型应该是没问题的。

room深渊 · 发表于 2020-4-8 16:46:56

大致来说一下自己当时的问题，以免有人卡在同样的问题，像我当时就大概有两天为这个事情很着急，因为cadence提供的Verilog-A模型不能用的话，那我就得自己通过代码或者通过门电路搭建模型了！！

问题是这样的，比如下面这个是ahdlLib里D触发器要设置的模型参数，vlogic_high, vlogic_low, tdel, trise, tfall 这些都易理解，但是当时不知道vtrans_clk和vtrans这两个参数是什么意思，就随便设的，像vtrans我记得好像设置的是0或者没设置。实际上vtrans_clk和vtrans分别应该是时钟翻转的电压和输入D信号的翻转电压，也就是要通过这两个值区分时钟信号和输入D信号的高低，难怪当时D触发器的输入不理我

。

这次也算是卡在小问题上了，小问题解决不了也就成了大问题了，还搞人心态。