设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

1 2 345 6 7 8 9 10 ... 19 / 19 页下一页

发新帖

楼主: liuchao_L

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

发表于 2020-6-3 17:04:17 | 显示全部楼层

謝謝大大的分享

回复支持反对

发表于 2020-6-19 14:53:12 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-6-23 19:33:52 | 显示全部楼层

多谢

回复支持反对

发表于 2020-6-27 14:46:05 | 显示全部楼层

thanks

回复支持反对

发表于 2020-7-6 10:07:28 | 显示全部楼层

就是解压不了啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-7-6 15:11:04 | 显示全部楼层

解压失败为什么啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-7-20 22:33:43 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-8-13 19:37:41 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-8-15 13:43:54 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-8-17 12:38:04 | 显示全部楼层

谢谢分享

回复支持反对

1 2 345 6 7 8 9 10 ... 19 / 19 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-20 02:09 , Processed in 0.020928 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表