设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

1 ... 2 3 4 5 678 9 10 11 ... 19 / 19 页下一页

发新帖

楼主: liuchao_L

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

发表于 2021-2-24 09:24:39 | 显示全部楼层

感谢

回复支持反对

发表于 2021-2-24 09:46:21 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-6 02:27:42 | 显示全部楼层

谢谢，支持

回复支持反对

发表于 2021-6-14 11:21:21 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2021-6-22 22:09:33 | 显示全部楼层

感谢楼主分享资料

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-7-15 10:06:40 | 显示全部楼层

需要将六个部分全部下载下来才能解压成一个pdf，找了好久的资源，谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-23 22:51:32 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-7-24 11:00:27 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-30 22:36:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-8-3 13:12:16 | 显示全部楼层

感谢分享

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 19 / 19 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-20 02:07 , Processed in 0.019831 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表