设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

1 ... 11 12 13 14 15 16 171819 / 19 页下一页

发新帖

楼主: liuchao_L

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

发表于 2023-6-29 09:43:22 | 显示全部楼层

part1 解压文件损坏啊

回复支持反对

发表于 2023-8-16 15:53:30 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-8-16 15:54:16 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-8-16 15:57:33 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-8-17 18:01:08 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-8-17 19:34:52 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-11-3 16:14:12 | 显示全部楼层

谢谢分享~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-11-3 19:17:48 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-11-8 22:02:42 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2024-1-17 16:30:34 | 显示全部楼层

thanks for sharing

回复支持反对

1 ... 11 12 13 14 15 16 171819 / 19 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-11 05:55 , Processed in 0.033165 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表