设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...
1 ...111213141516171819下一页
返回列表 发新帖
楼主: liuchao_L

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

[复制链接]
zyffpga
发表于 2023-3-31 10:35:44 | 显示全部楼层
讲的很详细,各种时序都有分析到
回复 支持 反对

举报

爱飞的鸟
发表于 2023-4-17 19:05:51 | 显示全部楼层
不错
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

a200556220407
发表于 2023-4-18 17:13:25 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

jw216
发表于 2023-4-20 20:57:32 | 显示全部楼层
xx谢谢分享
回复 支持 反对

举报

yamaidi
发表于 2023-5-19 10:33:04 | 显示全部楼层
thanks for sharing, good book!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

l6557088
发表于 2023-6-16 11:21:07 | 显示全部楼层
不错 不错
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tolerate_tao
发表于 2023-6-16 14:42:14 | 显示全部楼层
感谢楼主，学习了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tengjiexx
发表于 2023-6-21 16:23:52 | 显示全部楼层


zzq81 发表于 2020-3-13 22:56


https://bbs.eetop.cn/thread-948763-1-1.html

这个只有一个压缩包
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tengjiexx
发表于 2023-6-21 16:24:37 | 显示全部楼层
https://bbs.eetop.cn/thread-948763-1-1.html    一个压缩包
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

robberxiong
发表于 2023-6-22 09:13:08 | 显示全部楼层
奈斯，没注意这本，还挺好的。
回复 支持 反对

举报

下一页 »
1 ...111213141516171819下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 23:23 , Processed in 0.036359 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表