在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: whysst

[求助] dsadc后面的滤波器相关的问题

[复制链接]
发表于 2020-3-12 13:29:33 | 显示全部楼层
本帖最后由 第二信使 于 2020-3-12 13:45 编辑


whysst 发表于 2020-3-12 10:40
是不是round才能补回来,truncation不行吧?


是的,你只要保证,一个抽取周期内,积分单元不会溢出两次即可。
你只要这样想,CIC抽取滤波器的时域表达式是什么?就是抽取次数的累加求和,既然输出是抽取长度内的累积求和,那么我们再看先积分后差分的实现方式,积分器为什么会溢出?因为保存了上一次的积分结果,ok,上一次的积分同样也保存在差分器中,如果溢出了,只要差分器把上一次的结果减掉,得到的不就是本次抽取周期内的累加和了么。所以不怕溢出,但要保证抽取周期内最多只能溢出一次。
无标题.png

cic.pdf (130.91 KB, 下载次数: 10 )

发表于 2020-3-12 17:30:31 | 显示全部楼层


第二信使 发表于 2020-3-12 13:29
是的,你只要保证,一个抽取周期内,积分单元不会溢出两次即可。
你只要这样想,CIC抽取滤波器的时域表达 ...


你这篇还是讲基本的cic,而且时2000年的文章了。
其实现在cic滤波器在multirate signal processing里面已经有了很高效的变种了,不妨看看我推荐的那篇。quantization error里面大部分时候算的结果只是提供一个初始值避免我们无脑的仿真而已,实际最后固化到芯片上的word length都是仿真确定的。

如果对系数量化,位宽量化有兴趣的可以看看widrow(提出自适应滤波器的大牛)关于quantization error的博士论文。


信号处理理论到,硅片上到硬件实现,隔了无数个assumption。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-13 11:23 , Processed in 0.014270 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表